一种E/D-modeGaNHEMT集成器件的制备方法技术

本发明专利技术实施例公开了一种E/D

【技术实现步骤摘要】
一种E/D-mode GaN HEMT集成器件的制备方法


[0001]本专利技术实施例涉及GaN HEMT器件
，尤其涉及一种E/D-mode GaN HEMT集成器件的制备方法。

技术介绍

[0002]氮化镓(GaN)材料具有宽禁带宽度、高击穿电场、高热导率、高电子饱和速率以及更高的抗辐射能力，在高温、高频、抗辐射以及大功率半导体器件中有广泛的应用前景。
[0003]目前，AlGaN/GaN结构的高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)器件都是GaN结构的耗尽型HEMT器件(D-mode GaN HEMT)，如何实现GaN结构的增强型HEMT器件(E-mode GaN HEMT)，以及如何实现其GaN结构的增强型HEMT器件和GaN结构的耗尽型HEMT器件在材料和工艺上的兼容，从而实现增强型器件和耗尽型器件的集成是目前急需解决的问题，这里将GaN结构的增强型HEMT器件简称为增强型器件，将GaN结构的耗尽型HEMT器件简称为耗尽型器件。

技术实现思路

[0004]本专利技术实施例提供一种E/D-mode GaN HEMT集成器件的制备方法，以实现AIGaN/AlN/GaN结构的增强型器件和耗尽型器件在材料和工艺上的兼容，从而实现AIGaN/AlN/GaN结构的增强型器件和耗尽型器件的集成。
[0005]本专利技术实施例提供一种E/D-mode GaN HEMT集成器件的制备方法，该方法包括：
[0006]在衬底上形成至少两个GaN HEMT异质结结构；其中，异质结结构包括依次叠层设置的GaN层、空间隔离层以及势垒层；
[0007]在异质结结构远离衬底的一侧形成源极欧姆接触电极和漏极欧姆接触电极；
[0008]在异质结结构远离衬底的一侧采用干法氧化-湿法刻蚀重复循环的方式形成第一栅极开孔；
[0009]在第一栅极开孔处形成第一栅极；
[0010]形成第二栅极开孔和第二栅极；
[0011]形成源极和漏极。
[0012]可选地，在异质结结构远离衬底的一侧采用干法氧化-湿法刻蚀重复循环的方式形成第一栅极开孔包括：
[0013]在氧等离子体中进行干法氧化；
[0014]在盐酸溶液中进行湿法刻蚀。
[0015]可选地，在异质结结构远离衬底的一侧形成源极欧姆接触电极和漏极欧姆接触电极之后还包括：
[0016]在异质结结构远离衬底的一侧形成第一钝化层。
[0017]可选地，在异质结结构远离衬底的一侧采用干法氧化-湿法刻蚀重复循环的方式形成第一栅极开孔包括：
[0018]在异质结结构远离衬底的一侧刻蚀第一钝化层，以及采用干法氧化-湿法刻蚀重复循环的方式刻蚀势垒层和空间隔离层，以形成第一栅极开孔。
[0019]可选地，形成第二栅极开孔包括：
[0020]刻蚀第一钝化层，以形成第二栅极开孔。
[0021]可选地，在异质结结构远离衬底的一侧采用干法氧化-湿法刻蚀重复循环的方式形成第一栅极开孔包括：
[0022]在异质结结构远离衬底的一侧采用干法氧化-湿法刻蚀重复循环的方式刻蚀势垒层和空间隔离层形成第一开孔；
[0023]形成第一介质层，第一介质层位于源极欧姆接触电极和漏极欧姆接触电极之间；
[0024]形成第二钝化层；
[0025]刻蚀第一开孔处的第二钝化层，以形成第一栅极开孔。
[0026]可选地，形成第二栅极开孔包括：
[0027]刻蚀第二钝化层，以形成第二栅极开孔。
[0028]可选地，在异质结结构远离衬底的一侧采用干法氧化-湿法刻蚀重复循环的方式形成第一栅极开孔包括：
[0029]在异质结结构远离衬底的一侧刻蚀第一钝化层，以及采用干法氧化-湿法刻蚀重复循环的方式刻蚀势垒层形成第二开孔；
[0030]将第二开孔处的空间隔离层氧化为第二介质层，以形成第一栅极开孔。
[0031]可选地，形成第二栅极开孔包括：
[0032]刻蚀第一钝化层形成第三开孔；
[0033]将第三开孔处的部分势垒层氧化为第三介质层，以形成第二栅极开孔。
[0034]可选地，第二介质层和第三介质层的材料均包括氧化铝。
[0035]本专利技术实施例提供的E/D-mode GaN HEMT集成器件的制备方法，首先，在衬底上形成至少两个GaN HEMT异质结结构，其中，异质结结构包括依次叠层设置的GaN层、空间隔离层以及势垒层，以及在异质结结构远离衬底的一侧形成源极欧姆接触电极和漏极欧姆接触电极。然后，通过在异质结结构远离衬底的一侧采用干法氧化-湿法刻蚀重复循环的方式形成第一栅极开孔，在第一栅极开孔处形成第一栅极，形成第二栅极开孔和第二栅极，形成源极和漏极，实现了D-mode GaN HEMT器件和E-mode GaN HEMT器件在材料和工艺上的兼容，从而实现了增强型和耗尽型器件的集成。
附图说明
[0036]图1是本专利技术实施例一提供的一种E/D-mode GaN HEMT集成器件的制备方法的流程图；
[0037]图2是本专利技术实施例一提供的一个GaN HEMT异质结结构的示意图；
[0038]图3是将图2中的一个GaN HEMT异质结结构隔离为两个GaN HEMT异质结结构的示意图；
[0039]图4是本专利技术实施例一提供的在异质结结构上形成有源极欧姆接触电极和漏极欧姆接触电极的结构示意图；
[0040]图5是本专利技术实施例一提供的形成有第一栅极开孔的异质结结构的示意图；
[0041]图6是本专利技术实施例一提供的形成有第一栅极的异质结结构的示意图；
[0042]图7是本专利技术实施例一提供的形成有第二栅极开孔的异质结结构的示意图；
[0043]图8是本专利技术实施例一提供的形成有第二栅极的异质结结构的示意图；
[0044]图9是本专利技术实施例一提供的形成有源极和漏极的异质结结构的示意图；
[0045]图10是本专利技术实施例二提供的一种E/D-mode GaN HEMT集成器件的制备方法的流程图；
[0046]图11是本专利技术实施例三提供的一种E/D-mode GaN HEMT集成器件的制备方法的流程图；
[0047]图12是本专利技术实施例三提供的在异质结结构上形成第一开孔的结构示意图；
[0048]图13是本专利技术实施例三提供的在异质结结构上形成第一介质层的结构示意图；
[0049]图14是本专利技术实施例三提供的在异质结结构上形成第二钝化层的结构示意图；
[0050]图15是本专利技术实施例三提供的在第一开孔处刻蚀第二钝化层后形成的第一栅极开孔的结构示意图；
[0051]图16是本专利技术实施例三提供的形成有第一栅极的异质结结构示意图；
[0052]图17是本专利技术实施三提供的刻蚀第二钝化层形成的第二栅极开孔的结构示意图；
[0053]图18是本专利技术实施三提供的形成第二栅极本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种E/D-mode GaN HEMT集成器件的制备方法，其特征在于，包括：在衬底上形成至少两个GaN HEMT异质结结构；其中，所述异质结结构包括依次叠层设置的GaN层、空间隔离层以及势垒层；在所述异质结结构远离衬底的一侧形成源极欧姆接触电极和漏极欧姆接触电极；在所述异质结结构远离衬底的一侧采用干法氧化-湿法刻蚀重复循环的方式形成第一栅极开孔；在第一栅极开孔处形成第一栅极；形成第二栅极开孔和第二栅极；形成源极和漏极。2.根据权利要求1所述的E/D-mode GaN HEMT集成器件的制备方法，其特征在于，在所述异质结结构远离衬底的一侧采用干法氧化-湿法刻蚀重复循环的方式形成第一栅极开孔包括：在氧等离子体中进行干法氧化；在盐酸溶液中进行湿法刻蚀。3.根据权利要求1所述的E/D-mode GaN HEMT集成器件的制备方法，其特征在于，在所述异质结结构远离衬底的一侧形成源极欧姆接触电极和漏极欧姆接触电极之后还包括：在所述异质结结构远离衬底的一侧形成第一钝化层。4.根据权利要求3所述的E/D-mode GaN HEMT集成器件的制备方法，其特征在于，在所述异质结结构远离衬底的一侧采用干法氧化-湿法刻蚀重复循环的方式形成第一栅极开孔包括：在所述异质结结构远离衬底的一侧刻蚀所述第一钝化层，以及采用干法氧化-湿法刻蚀重复循环的方式刻蚀所述势垒层和所述空间隔离层，以形成所述第一栅极开孔。5.根据权利要求4所述的E/D-mode GaN HEMT集成器件的制备方法，其特征在于，形成第二栅极开孔包括：刻蚀所述第一钝化层，以形成所述第二栅极开孔...

【专利技术属性】
技术研发人员：蒋洋，于洪宇，汪青，
申请(专利权)人：南方科技大学，
类型：发明
国别省市：