基于可编程逻辑器件的硬件插补方法技术

本发明专利技术公开了一种基于可编程逻辑器件的硬件插补方法，其包括发送控制信息给可编程逻辑器件的微处理器，可编程逻辑器件将控制信号转化为控制电机驱动器的串行控制信号，可编程逻辑器件接收微处理器发出的控制、数据及地址信号，并返回状态标志，对上述信号采用两级缓存处理，并同步发出控制脉冲，在规定的时间内，保证电机的动作统一，上述控制脉冲在可编程逻辑器件中按特定算法产生，实现对电机驱动器的控制；该方法可以在不改变系统硬件的情况下，为重构逻辑功能而对可编程逻辑器件进行编程或反复编程，使硬件变得像软件一样灵活而易于修改、升级。采用本方法使电路结构简单、无分立元件、逻辑修改方便、抗干扰性能强等特点。

Hardware interpolation method based on programmable logic device

The invention discloses a hardware interpolation method based on programmable logic device, comprising a transmitting control information to the programmable logic device, microprocessor, programmable logic device to control the signal into the serial control of a motor drive control signal, control, data and address signal programmable logic device receives the microprocessor sends, and return to the state sign of the signal using the two level cache, and a synchronous control pulse within the prescribed time, ensure unified action of motor, the control pulse in programmable logic devices according to the specific algorithm, to achieve control of the motor drive; this method can not change the hardware conditions for reconstruction the logic function of the programmable logic device programming or repeated programming, make the hardware as well as software becomes flexible and easy Modify and upgrade. By adopting the method, the circuit has the advantages of simple structure, no discrete components, convenient logic modification, strong anti-interference performance, etc..

【技术实现步骤摘要】

本专利技术涉及一种。
技术介绍
目前许多数控系统把经过调制后的脉冲、方向信号作为控制步进电机及伺 服电机驱动器的控制信号来控制电机的转速及方向，实现数控机床的运动。如歩进电机驱动器一般具有三个控制输入端步进脉冲信号、方向电平信号、使能电平 信号。当控制电路对这三个输入端进行相应控制时，即可实现对步进电机的速度、方 向等的控制。但过去这些脉冲产生电路都是采用小型分立元件搭接而成，其存 在着脉冲波形模式比较单一、脉冲的上升沿和下降沿不够陡峭、当脉冲宽度要 求十分窄时电路难实现等缺陷。
技术实现思路
本专利技术所要解决的技术问题是提供一种基于可编程逻辑器件的硬件插补 方法，该方法在不改变系统硬件的情况下，方便重构电路逻辑功能，实现数控 系统的脉冲控制。为解决上述技术问题，本专利技术包括采 用并行传送方式发送控制信息给可编程逻辑器件的微处理器，由可编程逻辑器件将控制信号转化为控制电机驱动器的串行控制信号，该方法包括如下步骤步骤一、可编程逻辑器件接收微处理器发出的控制信号、数据信号及地址信号，同时生成一插补周期；步骤二、对上述信号采用两级缓冲处理，并在一插补周期内，对经两级缓冲的信号作等脉宽插补计算，其算法为首先设置一个基值，在完成被积函数值与累加值的加法运算后，把累加结 果与基值进行比较，来判定脉冲输出，3函数在[t。，"的定积分，即为函数在该区间的面积，S =fe少dZ 。如果从t=0开始，取自变量t的一系列等间隔值为At，当At足够小时，可得足够小时，则累加求和运算代替积分运算所引入的误差可以不超过所允许的误差。步骤三、可编程逻辑器件返回状态标志到微处理器中，用以判断信号是否 已进入各自的缓冲区，并将经插补计算后的信号转化成频率均匀，等占空比的 各轴进给脉冲，同时给出电机的方向信号。由于本专利技术的采用了上述技术方案， 即通过可编程逻辑器件发生按特定算法得出的控制脉冲，实现对电机驱动器的 控制；该方法可以在不改变电路系统设计或线路板的情况下，为重构逻辑功能 而对可编程逻辑器件进行编程或反复编程，使硬件变得像软件一样灵活而易于 修改、升级。采用可编程逻辑器件实现硬件插补器具有结构简单、无分立元件、 逻辑修改方便、抗干扰性能强等特点。附图说明下面结合附图和实施方式对本专利技术作进一步的详细说明图1为本的脉冲算法原理图，图2为本脉冲算法的直线插补轨迹图，图3为本的逻辑原理框图。具体实施例方式本专利技术包括采用并行传送方式发送控 制信息给可编程逻辑器件的微处理器，由可编程逻辑器件将控制信号转化为控制 电机驱动器的串行控制信号，该方法包括如下步骤t=l，即一个脉冲当量5 ，则步骤一、可编程逻辑器件接收微处理器发出的控制信号、数据信号及地址 信号，同时生成一插补周期；步骤二、对上述信号采用两级缓冲处理，并在一插补周期内，对经两级缓 冲的信号作等脉宽插补计算，其算法为-首先设置一个基值，在完成被积函数值与累加值的加法运算后，把累加结果与基值进行比较，来判定脉冲输出，如图1所示，函数在的定积分，即为函数在该区间的面积，5= &>^Z。如果从t=0开始，取自变量t的一系列等间隔值为At，当At足够小时，可得S二!E》Af，此处y是t时刻对应的值，t是时间值，如果, =0取At^，即一个脉冲当量5 ，.则^二X!"，函数的积分运算变成了变量的累加运算，如果S足够小时，则累加求和运算代替积分运算所引入的误差可以不 超过所允许的误差。步骤三、可编程逻辑器件返回状态标志到微处理器中，用以判断信号是否 已进入各自的缓冲区，并将经插补计算后的信号转化成频率均匀，等占空比的 各轴进给脉冲，同时给出电机的方向信号。所谓插补是指数据密化的过程。在对数控系统输入有限坐标点(例如起点、 终点)的情况下，计算机根据线段的特征(直线、圆弧、椭圆等)，运用一定 的算法，自动地在有限坐标点之间生成一系列的坐标数据，即数据密化，从而 自动地对各坐标轴进行脉冲分配，完成整个线段的轨迹运行，以满足加工精度 的要求。作为一种具体的插补方式，数字积分法直线插补轨迹如图2所示，设要加 工直线0A，起点0 (0， 0)，终点A (5， 2)。若被积函数寄存器JV，余数寄 存器JR和终点计数器JE的容量均为三位二进制寄存器，则累加次数N=2:i=8， 插补前，JE、 JRX、 JRY均清零。其运算步骤如下表所示5<table>table see original document page 6</column></row><table>本专利技术接收微处理器通过粗插补计算后得到一个插补周期内各轴进给量， 将其转化成频率均匀、等占空比的进给脉冲，输出给各轴的电机驱动器。为实现上述目的，基于超高速硬件描述语言(Very High Speed Integrated Circuit Hardware Description Language)，利用复杂可编程逻辑器件(CPLD) 或现场门阵列(FPGA)实现硬件插补器电路，将插补功能设计成一个标准模块， 其移植性强，提高了处理速度，而且减小了硬件电路的面积，保证了系统的可 靠性，同时可以对其升级，从而实现完全的开放和可重构。如图3所示，以二轴为例，微处理器发送来的X轴、Y轴数据经过多路选 择器送入各自的第一缓冲器X1、 Yl，同时置标志位FLAGX^ 、 FLAGY二 '1' (l表示缓冲器有数据，'0'表示空)，判断X轴、Y轴缓冲器标志位FLAG—B 是否为'0'，为'0'则将第一缓冲器XI、 Yl中的数据送到第二缓冲器，同 时置标志位FLAG—B= '1， ， FLAGX= '0， 、 FLAGY= '0， 。 FLAG—B= '1'用于同 步判断，表示各轴数据已经准备好，下一步在插补周期EN的上升沿将X、 Y轴 数据送入等脉宽DDA模块中，同时FLAG一B二 '0，。等脉宽DDA模块经过插补计 算，将数据转化成频率均匀、等占空比的进给脉冲PULSEX、 PULSEY，同时将数 据位的最高位作为电机的方向信号DIRX、 DIRY，输出给X轴和Y轴的电机驱动 器。可编程逻辑器件中还有一个三态控制逻辑模块， 一个插补周期EN生成模 块。三态控制逻辑模块作用是传递数据和返回状态信号给处理器，状态信号用 于判断数据是否已经发送到各自的缓冲区中。插补周期EN生成模块作用是生 成固定的插补周期信号。在图3中有输入信号，输出信号，双向信号和内部信号，其分别为输入信号时钟信号CLK全局复位信号RESET片选信号CS 地址选择信号0 : AO 地址选择信号l: Al 读信号RD 写信号冊 输出信号 X轴的脉冲信号PULSEXX轴的方向信号DIRXY轴的脉冲信号PULSEYY轴的方向信号DIRY 双向信号数据输入输出信号DATA 内部信号时钟分频信号CLK_SIG—OUT固定时间生成信号EN数据输入信号DATAIN经一级缓存后X轴的状态标志位FLAGX经锁存后送入X轴的数据D一SIGX经二级缓存后的状态标志位FLAG—B经一级缓存后送入X轴的数据D—BUFX经二级缓存后送入X轴的数据D—OUTX经一级缓存后Y轴的状态标志位FLAGY经锁存后送入Y轴的数据D一SIGY经一级缓存后送入Y轴的数据D本文档来自技高网...

【技术保护点】
一种基于可编程逻辑器件的硬件插补方法，包括采用并行传送方式发送控制信息给可编程逻辑器件的微处理器，由可编程逻辑器件将控制信号转化为控制电机驱动器的串行控制信号，其特征在于：该方法包括如下步骤，　步骤一、可编程逻辑器件接收微处理器发出的控制信号、数据信号及地址信号，同时生成一插补周期；　步骤二、对上述信号采用两级缓冲处理，并在一插补周期内，对经两级缓冲的信号作等脉宽插补计算，其算法为：　首先设置一个基值，在完成被积函数值与累加值的加法运算后，把累加结果与基值进行比较，来判定脉冲输出，　函数在［ｔ↓［０］，ｔ↓［ｒ］］的定积分，即为函数在该区间的面积，Ｓ＝∫↓［０］↑［ｔｒ］ｙｄｔ。如果从ｔ＝０开始，取自变量ｔ的一系列等间隔值为Δｔ，当Δｔ足够小时，可得Ｓ＝＊ｙｉΔｔ，此处ｙ是ｔ时刻对应的值，如果取Δｔ＝１，即一个脉冲当量δ，则Ｓ＝＊ｙｉ，函数的积分运算变成了变量的累加运算，如果δ足够小时，则累加求和运算代替积分运算所引入的误差可以不超过所允许的误差；　步骤三、可编程逻辑器件返回状态标志到微处理器中，用以判断信号是否已进入各自的缓冲区，并将经插补计算后的信号转化成频率均匀，等占空比的各轴进给脉冲，同时给出电机的方向信号。...

【技术特征摘要】

【专利技术属性】
技术研发人员：陶益民，王建，林万强，
申请(专利权)人：上海开通数控有限公司，
类型：发明
国别省市：31[中国|上海]