新型IGBT功率半导体器件制造技术

本发明专利技术公开了一种新型IGBT功率半导体器件，包括：衬底；缓冲区，所述缓冲区设置于所述衬底上；基区，所述基区设置于所述缓冲区上；多个真栅极单元，多个所述真栅极单元设置于所述基区上，其中每个所述真栅极单元两侧分别设有假沟槽单元，并且每个所述真栅极单元的接触孔与相邻两侧的所述假沟槽单元的接触孔相连。本发明专利技术能够增加源区宽度，改善了工艺的一致性，提高器件的阈值电压等特性在圆片内的一致性和均匀性，从而解决了器件的可制造性问题。

【技术实现步骤摘要】
新型IGBT功率半导体器件
本专利技术涉及半导体
，尤其涉及一种新型IGBT功率半导体器件。
技术介绍
随着技术的升级，IGBT已经完成了诸多的更迭，例如IGBT背面从厚片的PT型，过渡到薄片的NPT，再升级成超薄片的FS场终止；再例如IGBT正面从平面结构升级成沟槽型，再从升级到图1所示的微沟槽结构。但随着沟槽结构单位元胞尺寸缩小到2um以内，以及单位面积电流密度的大幅上升，导致其短路和RBSOA能力变弱。为解决上述问题，有人提出用图2所示的假沟槽结构，甚至是图3所示的假沟槽和假栅极混合的结构来取代部分真栅极来降低有效沟道，提升短路和RBSOA能力，但由于其单位元胞尺寸较小，导致其接触孔和栅极沟槽的距离也非常小，一般小于0.5um，再加上孔光刻工艺对准的漂移以及刻蚀工艺的负载效应，可进一步导致器件的一致性和均匀性较差，对器件的可制造性提出挑战。
技术实现思路
本专利技术旨在至少在一定程度上解决上述技术中的技术问题之一。为此，本专利技术的目的在于提出一种新型IGBT功率半导体器件，能够增加源区宽度，改善了工艺的一致性，提高器件的阈值电压等特性在圆片内的一致性和均匀性，从而解决了器件的可制造性问题。为达到上述目的，本专利技术实施例提出了一种新型IGBT功率半导体器件，包括：衬底；缓冲区，所述缓冲区设置于所述衬底上；基区，所述基区设置于所述缓冲区上；多个真栅极单元，多个所述真栅极单元设置于所述基区上，其中每个所述真栅极单元两侧分别设有假沟槽单元，并且每个所述真栅极单元的接触孔与相邻两侧的所述假沟槽单元的接触孔相连。根据本专利技术实施例提出的新型IGBT功率半导体器件，通过设置衬底，并在衬底上依次设置缓冲区、基区和多个真栅极单元，其中每个真栅极单元两侧分别设有假沟槽单元，并且每个真栅极单元的接触孔与相邻两侧的假沟槽单元的接触孔相连，由此，能够增加源区宽度，改善了工艺的一致性，提高器件的阈值电压等特性在圆片内的一致性和均匀性，从而解决了器件的可制造性问题。另外，根据本专利技术上述实例提出的新型IGBT功率半导体器件还可以具有如下附加的技术特征：根据本专利技术的一个实施例，每个所述真栅极单元的接触孔与相邻两侧的所述假沟槽单元的接触孔之间非连续连接，以在每个所述真栅极单元的两侧构成多个等间距排布的合并接触孔。根据本专利技术的一个实施例，每个所述真栅极单元与相邻两侧的所述假沟槽单元之间还设有阱区，并且所述阱区设置于所述基区上。根据本专利技术的一个实施例，每个所述真栅极单元的两侧还设有源区，并且所述源区设置于所述阱区上。根据本专利技术的一个实施例，所述源区通过所述合并接触孔与所述假沟槽单元相连。根据本专利技术的一个实施例，每个所述真栅极单元上还设有发射极，所述发射极与每个所述真栅极单元的两侧构成的多个等间距排布的所述合并接触孔均相连。根据本专利技术的一个实施例，所述衬底为N型衬底。根据本专利技术的一个实施例，所述阱区为P型阱区。根据本专利技术的一个实施例，所述源区为N+源区。附图说明图1为现有技术中微沟槽IGBT的结构示意图；图2为现有技术中假沟槽IGBT的结构示意图；图3为现有技术中假沟槽和假栅极混合的微沟槽IGBT的结构示意图；图4为本专利技术实施例的新型IGBT功率半导体器件的结构示意图；图5为本专利技术一个实施例的新型IGBT功率半导体器件的结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。图4为本专利技术实施例的新型IGBT功率半导体器件的结构示意图。如图4所示，本专利技术实施例的新型IGBT功率半导体器件，包括：衬底10；缓冲区20，缓冲区20设置于衬底10上；基区30，基区30设置于缓冲区20上；多个真栅极单元40，多个真栅极单元40设置于基区30上，其中每个真栅极单元40两侧分别设有假沟槽单元50，并且每个真栅极单元40的接触孔与相邻两侧的假沟槽单元50的接触孔相连。具体地，如图5所示，每个真栅极单元40的接触孔与相邻两侧的假沟槽单元50的接触孔之间非连续连接，以在每个真栅极单元40的两侧构成多个等间距排布的合并接触孔100，由此，能够增加源区宽度，改善了工艺的一致性，提高器件的阈值电压等特性在圆片内的一致性和均匀性，从而解决了器件的可制造性问题。其中，每个真栅极单元40内设有的栅极接触孔200，并且每个真栅极单元40包括栅极Gate。在本专利技术的一个实施例中，衬底10可为N型衬底，具体地，N型衬底可为N型单晶硅衬底。此外，在本专利技术的其他实施例中，衬底10还可为其他半导体材料，例如多晶硅或非晶结构的硅，此外，还可为包括混合的半导体结构，例如碳化硅、合金半导体或其组合，在此不做限定。在本专利技术的另一个实施例中，每个真栅极单元40的接触孔与相邻两侧的假沟槽单元50的接触孔之间非连续连接，可在每个真栅极单元40的两侧构成多个非等间距排布的合并接触孔100，由此，能够增加每个真栅极单元40两侧接插孔到栅极的距离，从而能够能够保证器件的阈值电压特性，并能够保证器件中晶圆的一致性和均匀性。在本专利技术的一个实施例中，缓冲区20可为SIC缓冲区，可外延形成于衬底10上，进一步地，在缓冲区20上还可外延形成基区30。其中，缓冲区20可为N型SIC缓冲区，基区30可为N基区。此外，在本专利技术的其他实施例中，缓冲区和基区还可设置为其他类型，例如，缓冲区20可为P型SIC缓冲区，在此不做限定。进一步地，如图4所示，每个真栅极单元40与相邻两侧的假沟槽单元50之间还设有阱区60，并且阱区60设置于基区30上，其中，阱区60可为P型阱区。进一步地，如图4所示，每个真栅极单元40的两侧还设有源区70，并且源区70设置于阱区60上，其中，源区70可为N+源区，可具体设置于真栅极单元40与相邻的假沟槽单元50之间的阱区60，例如P型阱区上。进一步如图4所示，源区70可通过合并接触孔100与假沟槽单元50相连，由此，能够增加源区的宽度，从而能够能够保证器件的阈值电压特性，并能够保证器件中晶圆的一致性和均匀性。进一步地，如图4所示，每个真栅极单元40上还设有发射极80，即Emitter，发射极80，即Emitter与每个真栅极单元40的两侧构成的多个等间距排布的合并接触孔100均相连。其中，需要进一步说明的是，如图5所示，每个合并接触孔100的宽度尺寸、以及相邻合并接触孔100之间的间距尺寸并不唯一，可根据实际生产情况进行调整，例如，每个真栅极单元40两侧等间距排布合并接触孔100的宽度尺寸a、等间距排布的合并接触孔100之间的纵向间距b、错位排布的合并接触孔100之间的对角间距c均可根据实际生产情况进行调整。需要进一步说明的是，本专利技术提出的新型IGBT功率本文档来自技高网...

【技术保护点】
1.一种新型IGBT功率半导体器件，其特征在于，包括：/n衬底；/n缓冲区，所述缓冲区设置于所述衬底上；/n基区，所述基区设置于所述缓冲区上；/n多个真栅极单元，多个所述真栅极单元设置于所述基区上，其中每个所述真栅极单元两侧分别设有假沟槽单元，并且每个所述真栅极单元的接触孔与相邻两侧的所述假沟槽单元的接触孔相连。/n

【技术特征摘要】
1.一种新型IGBT功率半导体器件，其特征在于，包括：
衬底；
缓冲区，所述缓冲区设置于所述衬底上；
基区，所述基区设置于所述缓冲区上；
多个真栅极单元，多个所述真栅极单元设置于所述基区上，其中每个所述真栅极单元两侧分别设有假沟槽单元，并且每个所述真栅极单元的接触孔与相邻两侧的所述假沟槽单元的接触孔相连。


2.根据权利要求1所述的新型IGBT功率半导体器件，其特征在于，每个所述真栅极单元的接触孔与相邻两侧的所述假沟槽单元的接触孔之间非连续连接，以在每个所述真栅极单元的两侧构成多个等间距排布的合并接触孔。


3.根据权利要求2所述的新型IGBT功率半导体器件，其特征在于，每个所述真栅极单元与相邻两侧的所述假沟槽单元之间还设有阱区，并且所述阱区设置于所述基区上。


4.根据权利要求3所...

【专利技术属性】
技术研发人员：俞义长，赵善麒，
申请(专利权)人：江苏宏微科技股份有限公司，
类型：发明
国别省市：江苏;32