新型SiC MOSFET功率器件制造技术

本发明专利技术提供了一种新型SiC MOSFET功率器件，包括：衬底；漏极金属层，漏极金属层设置于衬底下；漂移区，漂移区设置于衬底上；源区，源区设置于漂移区上；阱区，阱区设置于源区上；沟道区，沟道区设置于源区上；沟槽，沟槽平行于沟道区中沟道电流方向设置，并且沟槽穿过沟道区并到达阱区；栅极金属层，栅极金属层设置于沟槽上；源极金属层，源极金属层设置于栅极栅极金属层上。本发明专利技术能够增加沟槽侧壁的沟道宽度，并且由于碳化硅不同面具有不同的电子迁移率，因此可以选择相对高电子迁移率的侧面，从而能够保证沟槽侧壁的反型层电子迁移率高于器件表面的反型层电子迁移率，以有效降低器件的沟道电阻。

【技术实现步骤摘要】
新型SiCMOSFET功率器件
本专利技术涉及半导体
，具体涉及一种新型SiCMOSFET功率器件。
技术介绍
目前，SiC功率MOSFET器件类型主要有平面MOSFET和沟槽MOSFET，但是，平面MOSFET的热生长氧化层与SiC表面的低表面质量使得反型层迁移率只有体内的5％-10％，使器件沟道电阻很高，此外，沟槽MOSFET也具有相似的问题。
技术实现思路
本专利技术旨在至少在一定程度上解决上述技术中的技术问题之一。为此，本专利技术的目的在于提出一种新型SiCMOSFET功率器件，能够增加沟槽侧壁的沟道宽度，并且由于碳化硅不同面具有不同的电子迁移率，因此可以选择相对高电子迁移率的侧面，从而能够保证沟槽侧壁的反型层电子迁移率高于器件表面的反型层电子迁移率，以有效降低器件的沟道电阻。为达到上述目的，本专利技术实施例提出了一种新型SiCMOSFET功率器件，包括：衬底；漏极金属层，所述漏极金属层设置于所述衬底下；漂移区，所述漂移区设置于所述衬底上；源区，所述源区设置于所述漂移区上；阱区，所述阱区设置于所述源区上；沟道区，所述沟道区设置于所述源区上；沟槽，所述沟槽平行于所述沟道区中沟道电流方向设置，并且所述沟槽穿过所述沟道区并到达所述阱区；栅极金属层，所述栅极金属层设置于所述沟槽上；源极金属层，所述源极金属层设置于所述栅极栅极金属层上。根据本专利技术实施例提出的新型SiCMOSFET功率器件，通过设置衬底，并在衬底下溅射形成漏极金属层，以及在衬底上外延形成漂移区和沟道区，并通过注入形成源区和阱区，并设置平行于沟道区中沟道电流方向的沟槽，并且沟槽穿过沟道区并到达阱区，还设有栅极金属层和源极金属层，由此，能够增加沟槽侧壁的沟道宽度，并且由于碳化硅不同面具有不同的电子迁移率，因此可以选择相对高电子迁移率的侧面，从而能够保证沟槽侧壁的反型层电子迁移率高于器件表面的反型层电子迁移率，以有效降低器件的沟道电阻。另外，根据本专利技术上述实施例提出的新型SiCMOSFET功率器件还可以具有如下附加的技术特征：根据本专利技术的一个实施例，所述源区包括第一源区和第二源区；所述阱区和所述沟道区的深度与所述沟槽的深度相同，并且在所述沟槽底部还设有第三源区。根据本专利技术的一个实施例，所述第三源区的深度与所述第二源区的深度相同。根据本专利技术的一个实施例，所述源区包括第一源区和第二源区；所述阱区和所述沟道区的深度大于所述沟槽的深度，并且所述第二源区的深度大于所述沟道区和所述阱区的深度。根据本专利技术的一个实施例，所述沟槽底部设有浮空区，在所述浮空区周边还设有掺杂物质以形成掺杂区。附图说明图1为本专利技术实施例的新型SiCMOSFET功率器件的结构示意图；图2为本专利技术一个实施例的新型SiCMOSFET功率器件的俯视图；图3为本专利技术一个实施例的新型SiCMOSFET功率器件的A2A2’的截面示意图；图4为本专利技术一个实施例的新型SiCMOSFET功率器件的B1B1’的截面示意图；图5为本专利技术一个实施例的新型SiCMOSFET功率器件的B2B2’的截面示意图；图6为本专利技术一个实施例的新型SiCMOSFET功率器件的B3B3’的截面示意图；图7为本专利技术另一个实施例的新型SiCMOSFET功率器件新型SiCMOSFET功率器件的结构示意图；图8为本专利技术另一个实施例的新型SiCMOSFET功率器件新型SiCMOSFET功率器件的A2A2’的截面示意图；图9为本专利技术另一个实施例的新型SiCMOSFET功率器件的B1B1’的截面示意图；图10为本专利技术另一个实施例的新型SiCMOSFET功率器件的B2B2’的截面示意图；图11为本专利技术另一个实施例的新型SiCMOSFET功率器件的B3B3’的截面示意图；图12为本专利技术另一个实施例的新型SiCMOSFET功率器件的B4B4’的截面示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。图1为本专利技术实施例的新型SiCMOSFET功率器件的结构示意图。如图1所示，本专利技术实施例的新型SiCMOSFET功率器件，包括衬底10；漏极金属层20；漏极金属层20设置于衬底10下；漂移区30，漂移区30设置于衬底10上；源区40，源区40设置于漂移区30上；阱区50，阱区50设置于源区40上；沟道区60，沟道区60设置于源区40上；沟槽70，沟槽70平行于沟道区60中沟道电流方向设置，沟槽70穿过沟道区60并到达阱区50；栅极金属层80，栅极金属层80设置于沟槽70上；源极金属层90，源极金属层90设置于栅极栅极金属层80上。其中，图1所示的沟道区60被沟槽70穿过，所以采用虚线示意沟道区60所在位置。具体地，衬底10可为N+衬底，并可在衬底10，即N+衬底下溅射形成漏极金属层20；漂移区30可为N-漂移区，可外延形成于衬底10，即N+衬底上；源区40可为P+源区，可通过光刻注入形成于漂移区30，即N-漂移区上；阱区50可为N+阱区，可通过光刻注入形成于源区40，即P+源区上；沟道区60可为P-沟道区；沟槽70可通过蚀刻形成于栅极金属层80底部，并且平行于沟道区60中沟道电流方向设置，由此，能够增加沟槽侧壁的沟道宽度，并且由于碳化硅不同面具有不同的电子迁移率，因此可以选择相对高电子迁移率的侧面，从而能够保证沟槽侧壁的反型层电子迁移率高于器件表面的反型层电子迁移率，以有效降低器件的沟道电阻。在本专利技术的一个实施例中，如图1所示，源区40可包括第一源区401，即P+1源区和第二源区402，即P+2源区，阱区50和沟道区60的深度与沟槽70的深度相同，并且在沟槽70底部还设有第三源区100，即P+3源区。需要说明的是，上述图1仅为本专利技术的新型SiCMOSFET功率器件的局部截面示意图，具体地，仅为图2的A1A1’的截面示意图，为了进一步说明本专利技术的新型SiCMOSFET功率器件结构，下面将结合图2中的A2A2’、B1B1’、B2B2’、B3B3’的截面示意图对本专利技术的新型SiCMOSFET功率器件结构进行说明。结合图3，即图2中的A2A2’的截面示意图、图4，即图2中的B1B1’的截面示意图、图5，即图2中的B2B2’的截面示意图、图6，即图2中的B3B3’的截面示意图可知，第三源区，即P+3源区设置于沟槽70底部，并且第三源区，即P+3源区的深度与第二源区，即P+2源区的深度相同。进一步需要说明的是，上述实施例图1所示的新型SiCMOSFET功率器件可通过下列两种工艺进行制作，下面将对这两种工艺分别进行阐述。其一，上述实施例图1所示的新型SiCMOSFET功率器件的制作流程如下：1，外延，可在衬底，例如SiC衬底表面本文档来自技高网...

【技术保护点】
1.一种新型SiC MOSFET功率器件，其特征在于，包括：/n衬底；/n漏极金属层，所述漏极金属层设置于所述衬底下；/n漂移区，所述漂移区设置于所述衬底上；/n源区，所述源区设置于所述漂移区上；/n阱区，所述阱区设置于所述源区上；/n沟道区，所述沟道区设置于所述源区上；/n沟槽，所述沟槽平行于所述沟道区中沟道电流方向设置，并且所述沟槽穿过所述沟道区并到达所述阱区；/n栅极金属层，所述栅极金属层设置于所述沟槽上；/n源极金属层，所述源极金属层设置于所述栅极栅极金属层上。/n

【技术特征摘要】
1.一种新型SiCMOSFET功率器件，其特征在于，包括：
衬底；
漏极金属层，所述漏极金属层设置于所述衬底下；
漂移区，所述漂移区设置于所述衬底上；
源区，所述源区设置于所述漂移区上；
阱区，所述阱区设置于所述源区上；
沟道区，所述沟道区设置于所述源区上；
沟槽，所述沟槽平行于所述沟道区中沟道电流方向设置，并且所述沟槽穿过所述沟道区并到达所述阱区；
栅极金属层，所述栅极金属层设置于所述沟槽上；
源极金属层，所述源极金属层设置于所述栅极栅极金属层上。


2.根据权利要求1所述的新型SiCMOSFET功率器件，其特征在于，其中，
所述源区包括第一源区和第二源...

【专利技术属性】
技术研发人员：张景超，赵善麒，
申请(专利权)人：江苏宏微科技股份有限公司，
类型：发明
国别省市：江苏;32