数据管理方法、存储器控制电路单元以及存储器存储装置制造方法及图纸

数据管理方法、存储器控制电路单元以及存储器存储装置。所述方法包括：接收用以将第一数据写入至可复写式非易失性存储器模块的写入指令；当第一数据为连续数据时，分别将所述第一数据以单页程序化模式写入多个第一实体抹除单元，并记录对应于此些第一实体抹除单元的第一管理信息；以及当第一数据非为连续数据时，分别将所述第一数据以单页程序化模式写入多个第二实体抹除单元。

【技术实现步骤摘要】
数据管理方法、存储器控制电路单元以及存储器存储装置
本专利技术涉及一种数据管理方法、存储器控制电路单元以及存储器存储装置。
技术介绍
数字相机、手机与MP3在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器(rewritablenon-volatilememory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于可携式电子产品，例如笔记本电脑。固态硬盘就是一种以快闪存储器作为存储媒体的存储器存储装置。因此，近年快闪存储器产业成为电子产业中相当热门的一环。依据每个存储单元可存储的比特数，反及(NAND)型快闪存储器可区分为单阶存储单元(SingleLevelCell,SLC)NAND型快闪存储器、多阶存储单元(MultiLevelCell,MLC)NAND型快闪存储器与三阶存储单元(TrinaryLevelCell,TLC)NAND型快闪存储器，其中SLCNAND型快闪存储器的每个存储单元可存储1个比特的数据(即，“1”与“0”)，MLCNAND型快闪存储器的每个存储单元可存储2个比特的数据，并且TLCNAND型快闪存储器的每个存储单元可存储3个比特的数据。在NAND型快闪存储器中，实体程序化单元是由排列在同一条字线上的数个存储单元所组成。由于SLCNAND型快闪存储器的每个存储单元可存储1个比特的数据，因此，在SLCNAND型快闪存储器中，排列在同一条字线上的数个存储单元是对应一个实体程序化单元。相对于SLCNAND型快闪存储器来说，MLCNAND型快闪存储器的每个存储单元的浮动栅存储层可存储2个比特的数据，其中每一个存储状态(即，“11”、“10”、“01”与“00”)包括最低有效位(LeastSignificantBit,LSB)以及最高有效位(MostSignificantBit,MSB)。例如，存储状态中从左侧算起的第1个比特的值为LSB，而从左侧算起的第2个比特的值为MSB。因此，排列在同一条字线上的数个存储单元可组成2个实体程序化单元，其中由此些存储单元的LSB所组成的实体程序化单元称为下实体程序化单元(lowphysicalprogrammingunit)，并且由此些存储单元的MSB所组成的实体程序化单元称为上实体程序化单元(upperphysicalprogrammingunit)。特别是，下实体程序化单元的写入速度会快于上实体程序化单元的写入速度，并且当程序化上实体程序化单元发生错误时，下实体程序化单元所存储的数据亦可能因此遗失。类似地，在TLCNAND型快闪存储器中，的每个存储单元可存储3个比特的数据，其中每一个存储状态(即，“111”、“110”、“101”、“100”、“011”、“010”、“001”与“000”)包括左侧算起的第1个比特的LSB、从左侧算起的第2个比特的中间有效位(CenterSignificantBit,CSB)以及从左侧算起的第3个比特的MSB。因此，排列在同一条字线上的数个存储单元可组成3个实体程序化单元，其中由此些存储单元的LSB所组成的实体程序化单元称为下实体程序化单元，由此些存储单元的CSB所组成的实体程序化单元称为中实体程序化单元，并且由此些存储单元的MSB所组成的实体程序化单元称为上实体程序化单元。特别是，对排列在同一条字线上的数个存储单元进行程序化时，仅能选择仅程序化下实体程序化单元或者同时程序化下实体程序化单元、中实体程序化单元与上实体程序化单元，否则所存储的数据可能会遗失。一般而言，使用TLCNAND型快闪存储器的存储器模块，会将其中的部分实体抹除单元分组为使用只操作于下实体程序化单元的一单页程序化模式来模拟SLCNAND型快闪存储器的运作，藉此提高写入的速度。之后，当要执行有效数据合并操作时，存储器管理电路才会从用以模拟SLCNAND型快闪存储器的实体抹除单元中挑选多个来源实体抹除单元，并从此些来源实体抹除单元中搜集以单页程序化模式写入的多个数据，最后将此些数据以多页程序化模式写入一实体抹除单元中以让此些数据存储于此实体抹除单元中的下实体程序化单元、中实体程序化单元以及上实体程序化单元。然而需注意的是，在执行有效数据合并操作时，基于来源实体抹除单元的挑选规则(例如，基于有效数据计数或抹除次数的规则)，所挑选出来源实体抹除单元中的数据未必为连续。因此当执行有效数据合并操作后，若为了数据存取效率而需将多个连续的数据存储在同一个实体抹除单元中时，通常还需要再执行额外的数据合并操作以从多个实体抹除单元中找出连续的数据再将此些连续的数据合并存储至同一个实体抹除单元中。然而，由于前述情况需执行大量的数据合并操作，会大量地降低可复写式非易失性存储器的运作效能。基于上述，如何避免执行大量的数据合并并且可以在执行数据合并时让连续的多个数据存储在同一个实体抹除单元中是此领域技术人员所致力的目标。
技术实现思路
本专利技术提供一种数据管理方法、存储器控制电路单元以及存储器存储装置，可以避免执行大量的数据合并并且在执行数据合并时让连续的多个数据存储在同一个实体抹除单元中。本专利技术提出一种数据管理方法，用于一可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块具有多个实体抹除单元，所述数据管理方法包括：接收用以将第一数据写入至所述可复写式非易失性存储器模块的写入指令；当所述第一数据为连续数据时，分别将所述第一数据以一单页程序化模式写入所述多个实体抹除单元中的多个第一实体抹除单元，并记录对应于所述多个第一实体抹除单元的一第一管理信息；以及当所述第一数据非为连续数据时，分别将所述第一数据以所述单页程序化模式写入所述多个实体抹除单元中的多个第二实体抹除单元。在本专利技术的一实施例中，所述方法还包括：根据所述第一管理信息，从所述多个实体抹除单元中识别分别存储所述第一数据的所述多个第一实体抹除单元；以及从所述多个第一实体抹除单元复制所述第一数据，并以一多页程序化模式将所述第一数据写入至所述多个实体抹除单元中的一第三实体抹除单元中。在本专利技术的一实施例中，所述方法还包括：判断所述第一数据的逻辑地址是否为连续；当所述第一数据的所述逻辑地址为连续时，判断所述第一数据为连续数据；以及当所述第一数据的所述逻辑地址为不连续时，判断所述第一数据非为连续数据。在本专利技术的一实施例中，记录对应于所述多个第一实体抹除单元的所述第一管理信息的步骤包括：记录所述第一数据的顺序。在本专利技术的一实施例中，记录对应于所述多个第一实体抹除单元的所述第一管理信息的步骤包括：使用一第一旗标标记所述多个第一实体抹除单元。在本专利技术的一实施例中，记录对应于所述多个第一实体抹除单元的所述第一管理信息的步骤包括：将所述多个第一实体抹除单元的一绑定关系记录至一查找表中。本专利技术提出一种存储器控制电路单元，用于控制一可复写式非易失性存储器模块，所述存储器控制电路单元包括：主机接口、存储器接口与存储器管理电路。主机接口用以耦接至一主机系统。存储器接口用以耦接至所述可复写式非易失性存储器模块，本文档来自技高网...

【技术保护点】
1.一种数据管理方法，用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块具有多个实体抹除单元，所述数据管理方法包括：/n接收用以将第一数据写入至所述可复写式非易失性存储器模块的写入指令；/n当所述第一数据为连续数据时，分别将所述第一数据以单页程序化模式写入所述多个实体抹除单元中的多个第一实体抹除单元，并记录对应于所述多个第一实体抹除单元的第一管理信息；以及/n当所述第一数据非为连续数据时，分别将所述第一数据以所述单页程序化模式写入所述多个实体抹除单元中的多个第二实体抹除单元。/n

【技术特征摘要】
1.一种数据管理方法，用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块具有多个实体抹除单元，所述数据管理方法包括：
接收用以将第一数据写入至所述可复写式非易失性存储器模块的写入指令；
当所述第一数据为连续数据时，分别将所述第一数据以单页程序化模式写入所述多个实体抹除单元中的多个第一实体抹除单元，并记录对应于所述多个第一实体抹除单元的第一管理信息；以及
当所述第一数据非为连续数据时，分别将所述第一数据以所述单页程序化模式写入所述多个实体抹除单元中的多个第二实体抹除单元。


2.根据权利要求1所述的数据管理方法，所述数据管理方法还包括：
根据所述第一管理信息，从所述多个实体抹除单元中识别分别存储所述第一数据的所述多个第一实体抹除单元；以及
从所述多个第一实体抹除单元复制所述第一数据，并以多页程序化模式将所述第一数据写入至所述多个实体抹除单元中的第三实体抹除单元中。


3.根据权利要求1所述的数据管理方法，还包括：
判断所述第一数据的逻辑地址是否为连续；
当所述第一数据的所述逻辑地址为连续时，判断所述第一数据为连续数据；以及
当所述第一数据的所述逻辑地址为不连续时，判断所述第一数据非为连续数据。


4.根据权利要求1所述的数据管理方法，其中记录对应于所述多个第一实体抹除单元的所述第一管理信息的步骤包括：
记录所述第一数据的顺序。


5.根据权利要求1所述的数据管理方法，其中记录对应于所述多个第一实体抹除单元的所述第一管理信息的步骤包括：
使用第一旗标标记所述多个第一实体抹除单元。


6.根据权利要求1所述的数据管理方法，其中记录对应于所述多个第一实体抹除单元的所述第一管理信息的步骤包括：
将所述多个第一实体抹除单元的绑定关系记录至查找表中。


7.一种存储器控制电路单元，用于控制可复写式非易失性存储器模块，所述存储器控制电路单元包括：
主机接口，用以耦接至主机系统；
存储器接口，用以耦接至所述可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块具有多个实体抹除单元；
存储器管理电路，耦接至所述主机接口以及所述存储器接口，
其中所述存储器管理电路用以接收用以将第一数据写入至所述可复写式非易失性存储器模块的写入指令，
当所述第一数据为连续数据时，所述存储器管理电路还用以分别将所述第一数据以单页程序化模式写入所述多个实体抹除单元中的多个第一实体抹除单元，并记录对应于所述多个第一实体抹除单元的第一管理信息，
当所述第一数据非为连续数据时，所述存储器管理电路还用以分别将所述第一数据以所述单页程序化模式写入所述多个实体抹除单元中的多个第二实体抹除单元。


8.根据权利要求7所述的存储器控制电路单元，其中
所述存储器管理电路还用以根据所述第一管理信息，从所述多个实体抹除单元中识别分别存储所述第一数据的所述多个第一实体抹除单元，
所述存储器管理电路还用以从所述多个第一实体抹除单元复制所述第一数据，并以多页程序化模式将所述第一数据写入至所述多个实体抹除单元中的第三实体抹除单元中。


9.根据权利要求7所述的存储器控制电路单元，其中
所述存储器管理电路还用以判断所述第一数据的逻辑地址是否为连续，...

【专利技术属性】
技术研发人员：叶志刚，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：中国台湾;71