抗水解的GaN外延结构和芯片制造技术

本实用新型专利技术公开了一种抗水解的GaN外延结构和芯片，其中，所述外延结构包括衬底、设置在衬底上的缓冲层、设置在缓冲层上的3D‑Gr层、设置在3D‑Gr层上的缺陷阻挡层、设置在缺陷阻挡层上的第一半导体层、设置在第一半导体层上的有源层、以及设置在有源层上的第二半导体层。本实用新型专利技术通过缓冲层、3D‑Gr层和缺陷阻挡层的相互作用，有效减少外延结构的晶格缺陷，提高外延结构的晶体质量，同时提高缓冲层、3D‑Gr层和缺陷阻挡层的密度，减缓缓冲层、3D‑Gr层和缺陷阻挡层的水解腐蚀速率，从而提高外延结构的抗水解能力。

【技术实现步骤摘要】
抗水解的GaN外延结构和芯片
本技术涉及发光二极管
，尤其涉及抗水解的GaN外延结构和芯片。
技术介绍
LED显示屏产品大部分应用于户外，为了降低成本，封装阶段的封装材料及封装工艺不断简化，导致封装后的LED器件密闭性降低，水汽容易进入LED封装器件中，从而导致器件中的LED芯片容易发生水解腐蚀而失效，进而降低LED器件的使用寿命。为此，本技术从LED的外延结构阶段进行改良，提高GaN外延结构的抗水解能力。
技术实现思路
本技术所要解决的技术问题在于，提供一种抗水解的GaN外延结构，晶格缺陷少、抗水解能力强。本技术还要解决的技术问题在于，提供一种抗水解的LED芯片，抗水解能力强。为了解决上述问题，本技术提供了一种抗水解的GaN外延结构，包括衬底、设置在衬底上的缓冲层、设置在缓冲层上的3D-Gr层、设置在3D-Gr层上的缺陷阻挡层、设置在缺陷阻挡层上的第一半导体层、设置在第一半导体层上的有源层、以及设置在有源层上的第二半导体层；所述缓冲层为第一Si掺杂N-GaN层，所述3D-Gr层为第二Si掺杂N-GaN层，所述缺陷阻挡层由AlGaN制成。作为上述方案的改进，所述3D-Gr层的厚度大于缓冲层的厚度，所述3D-Gr层在缓冲层形成镜面结构。作为上述方案的改进，所述缓冲层的厚度为10～50nm，所述3D-Gr层的厚度为1.5～3.0μm。作为上述方案的改进，所述衬底为蓝宝石衬底，所述第一半导体层为N型GaN层，第二半导体层为P型GaN层，有源层为多量子阱层。实施本技术，具有如下有益效果：本技术的缓冲层设置在衬底上，形成晶种，让后续的GaN能够顺利形成在蓝宝石衬底上。具体的，本技术的缓冲层在GaN中掺杂一定量的Si，可以形成少量的SiH4，其中，少量的SiH4可以用来遮挡部分区域，减少晶格缺陷，同时提高外延结构的抗水解能力。本技术的3D-Gr层设置在缓冲层上，使外延结构的底层颗粒变小，形成镜面结构，进一步提高外延结构的抗水解能力；此外，本技术的3D-Gr层通过加入SiH4来填补空隙，减少外延横向缺陷，提高外延结构的整体质量。本技术通过缓冲层、3D-Gr层和缺陷阻挡层的相互作用，有效减少外延结构的晶格缺陷，提高外延结构的晶体质量，同时提高缓冲层、3D-Gr层和缺陷阻挡层的密度，减缓缓冲层、3D-Gr层和缺陷阻挡层的水解腐蚀速率，从而提高外延结构的抗水解能力。附图说明图1是本技术抗水解的GaN外延结构的结构示意图。具体实施方式为使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术作进一步地详细描述。本技术提供的一种抗水解的GaN外延结构，包括衬底10、设置在衬底10上的缓冲层20、设置在缓冲层20上的3D-Gr层30、设置在3D-Gr层30上的缺陷阻挡层40、设置在缺陷阻挡层40上的第一半导体层50、设置在第一半导体层50上的有源层60、以及设置在有源层60上的第二半导体层70。本技术的衬底10为硅衬底10、氮化硅衬底或蓝宝石衬底，但不限于此。优选的，本技术的衬底10为蓝宝石衬底。此外，本技术的衬底10为图型衬底或非图型衬底。本技术的第一半导体层50为N型GaN层，第二半导体层70为P型GaN层，有源层60为多量子阱层。由于衬底10和第一半导体层50、有源层60和第二半导体层70之间因晶格差异而产生缺陷，从而影响外延结构的晶体质量，因此本技术在衬底10和第一半导体层50之间设置缓冲层20、3D-Gr层30和缺陷阻挡层40来减少外延结构的晶格缺陷，同时利用缓冲层20、3D-Gr层30和缺陷阻挡层40本身的特性来减缓水解腐蚀，从而提高外延结构的抗水解能力。与现有的缓冲层不同的是，本技术的缓冲层为第一Si掺杂N-GaN层，在GaN中掺杂少量的Si，以将在衬底上形成晶种，让后续的GaN能够顺利形成在蓝宝石衬底10上。具体的，本技术的缓冲层20在GaN中掺杂少量的Si，可以形成少量的SiH4，其中，少量的SiH4可以用来遮挡部分区域，减少晶格缺陷，同时提高外延结构的抗水解能力。优选的，所述缓冲层20的Si的掺杂浓度为1*1016～1*1017。若缓冲层20的Si的掺杂浓度小于1*1016，则浓度过小，无法形成预设含量的SiH4，从而无法减少晶格缺陷；若缓冲层20的Si的掺杂浓度大于1*1017，则浓度过大，形成的SiNx含量过多，反而影响第一半导体层50、有源层60和第二半导体层70的生长。更优的，所述缓冲层20的Si的掺杂浓度为2*1016～8*1016。更优的，所述缓冲层20的Si的掺杂浓度为4*1016～6*1016。此外，所述缓冲层20的厚度也对缓冲层20的性能起着一定的影响。优选的，所述缓冲层20的厚度为10～50nm。若缓冲层20的厚度小于10nm，则厚度太薄，起不到缓冲的作用，且容易被高温烤掉；若缓冲层20的厚度大于50nm，则厚度太厚，反而外延结构的晶体质量。本技术3D-Gr层中的3D-Gr全称是3DGrown，其作用是使外延结构的底层颗粒变小，形成镜面结构，进一步提高外延结构的抗水解能力。因此，本技术的3D-Gr层与现有的GaN外延结构的不同，具体的，本技术的3D-Gr层30为第二Si掺杂N-GaN层，在GaN中掺杂一定量的Si，以形成一定量的SiH4，通过加入SiH4来填补空隙，减少外延横向缺陷，提高外延结构的整体质量。此外，本专利技术通过控制3D-Gr层生长速度，利用SiH4来填补晶格缺陷；进一步地，本专利技术采用高温和高压的方法来形成3D-Gr层，以提高Si的掺杂浓度，快速将晶种从点变成面，使3D-Gr层横向生产，减少外延横向缺陷，同时提高外延结构的抗水解能力。优选的，所述3D-Gr层30的Si的掺杂浓度为1*1017～1*1018。若3D-Gr层30的Si的掺杂浓度小于1*1017，则浓度过小，无法形成预设含量的SiH4，从而无法减少晶格缺陷；若3D-Gr层30的Si的掺杂浓度大于1*1018，则浓度过大，形成的SiNx含量过多，反而影响第一半导体层50、有源层60和第二半导体层70的生长。更优的，所述3D-Gr层30的Si的掺杂浓度为2*1017～8*1017。最优的，所述3D-Gr层30的Si的掺杂浓度为4*1017～6*1017。此外，所述3D-Gr层30的厚度也对3D-Gr层30的性能起着一定的影响。优选的，所述3D-Gr层30的厚度为1.5～3.0μm。若3D-Gr层30的厚度小于1.5μm，则厚度太薄，无法遮挡图型化衬底10，影响第一半导体层50层形成；若3D-Gr层30的厚度大于3.0μm，则厚度太厚，容易因内应力而裂开，反而影响外延结构的晶体质量。本技术的缺陷阻挡层40由AlxGa1-xN制成，其作用是进一步减少外延结构的晶格缺陷，同本文档来自技高网...

【技术保护点】
1.一种抗水解的GaN外延结构，其特征在于，包括衬底、设置在衬底上的缓冲层、设置在缓冲层上的3D-Gr层、设置在3D-Gr层上的缺陷阻挡层、设置在缺陷阻挡层上的第一半导体层、设置在第一半导体层上的有源层、以及设置在有源层上的第二半导体层；/n所述缓冲层为第一Si掺杂N-GaN层，所述3D-Gr层为第二Si掺杂N-GaN层，所述缺陷阻挡层由AlGaN制成。/n

【技术特征摘要】
1.一种抗水解的GaN外延结构，其特征在于，包括衬底、设置在衬底上的缓冲层、设置在缓冲层上的3D-Gr层、设置在3D-Gr层上的缺陷阻挡层、设置在缺陷阻挡层上的第一半导体层、设置在第一半导体层上的有源层、以及设置在有源层上的第二半导体层；
所述缓冲层为第一Si掺杂N-GaN层，所述3D-Gr层为第二Si掺杂N-GaN层，所述缺陷阻挡层由AlGaN制成。


2.如权利要求1所述的抗水解的GaN外延结构，其特征在于，所述3D-Gr层的厚度大于缓冲层的厚度，所述...

【专利技术属性】
技术研发人员：仇美懿，庄家铭，
申请(专利权)人：佛山市国星半导体技术有限公司，
类型：新型
国别省市：广东;44