半导体器件的制造方法技术

本发明专利技术提供了一种半导体器件的制造方法，包括提供半导体结构，所述半导体结构包括介质层和金属层，所述金属层形成于所述介质层的部分表面；在所述介质层和所述金属层上形成氧化层；在所述氧化层上形成钝化层；对所述半导体结构进行合金工艺。本发明专利技术提供的所述半导体器件的制造方法通过调整半导体结构的工艺流程，将合金工艺设置在钝化层的沉积工艺之后，减少所述半导体结构中的金属层在后续的刻蚀或其他工艺中因温度过高、内部应力过大而产生的表面凸起，从而提高产品良率。从而提高产品良率。从而提高产品良率。

【技术实现步骤摘要】
半导体器件的制造方法


[0001]本专利技术涉及集成电路制造领域，尤其涉及一种半导体器件的制造方法。

技术介绍

[0002]金属铝(Al)具有低电阻率，过电流密度良好以及易于进行图形化工艺等特点，作为导线金属的主要成分被广泛应用于半导体后段工艺中。半导体集成电路制造中通常采用物理气相沉积(PVD)中的溅射沉积工艺来生产金属膜，即在真空反应腔内通入氩气(Ar)并将其电离成氩离子(即Ar
+
)，所述氩离子在所述真空反应腔内的电场作用下加速轰击作为阴极的靶材(即目标金属)，使所述目标金属的原子或分子出现动量转移现象，获得足够动量脱离靶材成为溅射粒子并散布在所述真空反应腔中，其中部分所述溅射粒子落在晶圆上形成金属膜。在实际使用所述溅射沉积工艺制取金属膜时，由于到达晶圆表面的溅射粒子能量较大，因此所述金属膜的基板温度会上升，所述基板的内应力也会相应增加，进而导致所述金属膜的应力增加并产生金属凸起(Hillock)。
[0003]半导体器件的后段结构主要由铝和玻璃系统组成，其制法包括干法刻蚀及多道等离子体增强化学气相沉积工艺(PECVD)。当所述半导体器件的温度变化达到300℃以上时，所述金属膜的应力会相应增大。同时，由于玻璃与金属膜(例如铝膜)之间的热膨胀系数不同，当温度升高至所述金属膜所承受的内部应力的极限时，所述金属膜会通过原子扩散的方式来释放压力，在所述金属膜的表面形成表面凸起(Hillock)。所述表面凸起的存在会影响所述半导体器件的可靠性，严重时甚至会导致短路，或对芯片封装的接线问题带来困扰。
[0004]此外，现有工艺中，在顶层金属(Top metal)刻蚀工艺后，会进行的合金工艺(Alloy)，以修复后段缺陷，优化所述半导体器件的性能，但所述合金工艺也会导致所述表面凸起的生成。因此，需要一种方法来减少所述金属膜的表面凸起。

技术实现思路

[0005]本专利技术的目的在于提供一种半导体器件的制造方法，通过将合金工艺设置在钝化层的沉积工艺之后，减少所述半导体结构中的金属层在刻蚀工艺中因温度过高、内部应力过大而产生的表面凸起，从而提高产品良率。
[0006]为了达到上述目的，本专利技术提供了一种半导体器件的制造方法，包括：
[0007]提供半导体结构，所述半导体结构包括介质层和金属层，所述金属层形成于所述介质层的部分表面；
[0008]在所述介质层和所述金属层上形成氧化层；
[0009]在所述氧化层上形成钝化层；
[0010]对所述半导体结构进行合金工艺。
[0011]可选的，在所述氧化层上形成钝化层之前还包括：对所述氧化层进行平坦化处理。
[0012]可选的，采用化学机械研磨工艺对所述氧化层进行平坦化处理。
[0013]可选的，对所述半导体结构进行合金工艺后，还包括：
[0014]在所述钝化层的表面形成图案化的光刻胶层；
[0015]以所述图案化的光刻胶层为掩模依次刻蚀所述钝化层和所述氧化层，至暴露所述金属层。
[0016]可选的，所述合金工艺的反应温度为400-450℃。
[0017]可选的，所述合金工艺的工艺气体包括反应气体和惰性气体。
[0018]可选的，所述反应气体包括氢气，所述惰性气体包括氮气。
[0019]可选的，所述金属层的材料包括金属铝。
[0020]可选的，所述钝化层的材料包括氮化硅、氮氧化硅或碳化硅。
[0021]可选的，所述氧化层的材料包括二氧化硅和/或无掺杂硅玻璃。
[0022]综上所述，本专利技术提供一种半导体器件的制造方法，包括提供半导体结构，所述半导体结构包括介质层和金属层，所述金属层形成于所述介质层的部分表面；在所述介质层和所述金属层上形成氧化层；在所述氧化层上形成钝化层；对所述半导体结构进行合金工艺。本专利技术提供的所述半导体器件的制造方法通过调整半导体结构的工艺流程，将合金工艺设置在钝化层的沉积工艺之后，减少所述半导体结构中的金属层在后续的刻蚀或其他工艺中因温度过高、内部应力过大而产生的表面凸起，从而提高产品良率。
附图说明
[0023]图1为本专利技术一实施例提供的半导体器件的制造方法的流程图；
[0024]图2-图7为本专利技术一实施例提供的半导体器件的制造方法中各个步骤对应的剖面结构示意图；
[0025]图8为一半导体结构中金属层的表面示意图；
[0026]图9为本实施例提供的所述半导体器件的制造方法中半导体结构的金属层的表面示意图；
[0027]其中，附图标记如下：
[0028]100-介质层；200-金属层；210-氧化层；300-钝化层。
具体实施方式
[0029]下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0030]图1为本专利技术一实施例提供的一种半导体器件的制造方法的流程图。参阅图1可知，本实施例提供的所述半导体器件的制造方法包括：
[0031]步骤S01：提供半导体结构，所述半导体结构包括介质层和金属层，所述金属层形成于所述介质层的部分表面；
[0032]步骤S02：在所述介质层和所述金属层上形成氧化层；
[0033]步骤S03：在所述氧化层上形成钝化层；
[0034]步骤S04：对所述半导体结构进行合金工艺。
[0035]下面结合图2-图6详细说明本实施例提供的所述半导体器件的制造方法。
[0036]首先，参阅图2，执行步骤S01，提供半导体结构，所述半导体结构包括介质层100和
金属层200，所述金属层200形成于所述介质层100的部分表面。所述半导体结构还包括衬底，所述衬底所选用的材料可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，所述衬底还可以是这些半导体材料构成的多层结构或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeO)等，以上为本领域技术人员所熟知的内容，不再一一举例。本实施例中，所述半导体结构的衬底为硅衬底，在所述衬底上依次通过薄膜沉积、光刻、刻蚀、离子注入等工艺形成诸如NMOS和/或PMOS等器件以及介质层和金属层构成的及金属互连结构。为了附图的简单，省略附图中的半导体器件以及大部分的互连线路，仅仅表示出介质层100及其上形成的用于与外部电路互连的一层金属层200(和位于互连层之上的焊盘)，所述金属层200可以为半导体器件中的互连线、焊盘或其他金属结构，本专利技术对此不作限制。可选的，所述金属层200的材料包括金属铝，在本专利技术的其他实施例中，所述金属层200的材料可以根据实际需要调整为其他导电性能良好的材料，例如金属铜、合金或复合金属，本专利技术对此不作限制本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：提供半导体结构，所述半导体结构包括介质层和金属层，所述金属层形成于所述介质层的部分表面；在所述介质层和所述金属层上形成氧化层；在所述氧化层上形成钝化层；对所述半导体结构进行合金工艺。2.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述氧化层上形成钝化层之前还包括：对所述氧化层进行平坦化处理。3.如权利要求2所述的半导体器件的制造方法，其特征在于，采用化学机械研磨工艺对所述氧化层进行平坦化处理。4.如权利要求1所述的半导体器件的制造方法，其特征在于，对所述半导体结构进行合金工艺后，还包括：在所述钝化层的表面形成图案化的光刻胶层；以所述图案化的光刻胶层为掩模依次刻蚀所述钝化层...

【专利技术属性】
技术研发人员：张旭志，周正良，
申请(专利权)人：广州粤芯半导体技术有限公司，
类型：发明
国别省市：