冷区域判断方法、存储器控制电路单元与存储器存储装置制造方法及图纸

本发明专利技术提供一种冷区域判断方法、存储器控制电路单元与存储器存储装置。所述方法包括：记录分别对应于多个逻辑单元的多个逻辑更新次数；根据所述多个逻辑更新次数计算分别对应多个实体抹除单元的多个参考更新次数；根据多个第一逻辑单元所分别对应的多个第一逻辑更新次数计算一参考值；以及根据所述参考值以及所述多个参考更新次数判断前述多个实体抹除单元中属于冷区域的至少一第一实体抹除单元。单元中属于冷区域的至少一第一实体抹除单元。单元中属于冷区域的至少一第一实体抹除单元。

【技术实现步骤摘要】
冷区域判断方法、存储器控制电路单元与存储器存储装置


[0001]本专利技术涉及一种冷区域判断方法、存储器控制电路单元与存储器存储装置。

技术介绍

[0002]数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器(rewritable non-volatile memory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于可携式电子产品，例如笔记本电脑。固态硬盘就是一种以快闪存储器作为存储媒体的存储器存储装置。因此，近年快闪存储器产业成为电子产业中相当热门的一环。
[0003]一般来说，可复写式非易失性存储器模块中的实体抹除单元依照被存取的频率又可以被分为属于“冷区域”的实体抹除单元或者是属于“热区域”的实体抹除单元。特别是，属于热区域的实体抹除单元中的数据被存取的频率会高于冷区域被存取的频率。而如何识别一个实体抹除单元属于冷区域或热区域，是本领域技术人员所欲解决的问题之一。

技术实现思路

[0004]本专利技术提供一种冷区域判断方法、存储器控制电路单元与存储器存储装置，其可以有效地识别出属于冷区域的实体抹除单元。
[0005]本专利技术提出一种冷区域判断方法，用于一可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块具有多个实体抹除单元，所述多个实体抹除单元中的每一个实体抹除单元具有多个实体程序化单元，所述冷区域判断方法包括：记录分别对应于多个逻辑单元的多个逻辑更新次数；根据所述多个逻辑更新次数计算分别对应所述多个实体抹除单元的多个参考更新次数；根据所述多个逻辑单元中的多个第一逻辑单元所分别对应的所述多个逻辑更新次数中的多个第一逻辑更新次数计算一参考值；以及根据所述参考值以及所述多个参考更新次数判断所述多个实体抹除单元中属于一冷区域的至少一第一实体抹除单元。
[0006]在本专利技术的一实施例中，记录分别对应于所述多个逻辑单元的所述多个逻辑更新次数的步骤包括：当根据多个逻辑子单元中的一第一逻辑子单元执行一第一写入操作时，更新所述多个逻辑单元中所述第一逻辑子单元所属的一第二逻辑单元的一写入次数；当所述第二逻辑单元的所述写入次数等于一门槛值时，更新所述多个逻辑更新次数中所述第二逻辑单元的一第二逻辑更新次数，并且将所述第二逻辑单元的所述写入次数设为零。
[0007]在本专利技术的一实施例中，所述门槛值为一个逻辑单元所具有的逻辑子单元的数量。
[0008]在本专利技术的一实施例中，根据所述多个逻辑更新次数计算分别对应所述多个实体抹除单元的所述多个参考更新次数的步骤包括：根据所述多个逻辑单元中的多个第三逻辑单元的多个第三逻辑更新次数，计算所述多个实体抹除单元中的一第二实体抹除单元的参考更新次数，其中所述第二实体抹除单元中的实体程序化单元映射所述多个第三逻辑单
元。
[0009]在本专利技术的一实施例中，所述第二实体抹除单元的参考更新次数为所述多个第三逻辑更新次数的平均值。
[0010]在本专利技术的一实施例中，根据所述多个逻辑单元中的所述多个第一逻辑单元所分别对应的所述多个逻辑更新次数中的所述多个第一逻辑更新次数计算所述参考值的步骤包括：根据最近执行的多个第二写入操作所对应的所述多个第一逻辑单元，计算所述多个第一逻辑单元的所述多个第一逻辑更新次数的平均值以作为所述参考值。
[0011]在本专利技术的一实施例中，根据所述参考值以及所述多个参考更新次数判断所述多个实体抹除单元中属于所述冷区域的所述第一实体抹除单元的步骤包括：分别计算所述参考值与所述多个参考更新次数的多个差值；以及根据所述多个差值从所述多个实体抹除单元中选择所述第一实体抹除单元以将所述第一实体抹除单元识别为属于所述冷区域。
[0012]在本专利技术的一实施例中，所述多个差值中对应于所述第一实体抹除单元的一第一差值的数量为i，当所述多个差值以由大到小的顺序排列时，所述第一差值是位于所述顺序中的前i个差值，其中i为正整数。
[0013]本专利技术提出一种存储器控制电路单元，用于控制一可复写式非易失性存储器模块，所述存储器控制电路单元包括：主机接口、存储器接口以及存储器管理电路。主机接口用以电性连接至一主机系统。存储器接口用以电性连接至所述可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块具有多个实体抹除单元，所述多个实体抹除单元中的每一个实体抹除单元具有多个实体程序化单元。存储器管理电路电性连接至所述主机接口以及所述存储器接口。存储器管理电路用以执行下述运作：记录分别对应于多个逻辑单元的多个逻辑更新次数；根据所述多个逻辑更新次数计算分别对应所述多个实体抹除单元的多个参考更新次数；根据所述多个逻辑单元中的多个第一逻辑单元所分别对应的所述多个逻辑更新次数中的多个第一逻辑更新次数计算一参考值；以及根据所述参考值以及所述多个参考更新次数判断所述多个实体抹除单元中属于一冷区域的至少一第一实体抹除单元。
[0014]在本专利技术的一实施例中，在记录分别对应于所述多个逻辑单元的所述多个逻辑更新次数的运作中，当根据多个逻辑子单元中的一第一逻辑子单元执行一第一写入操作时，存储器管理电路还用以更新所述多个逻辑单元中所述第一逻辑子单元所属的一第二逻辑单元的一写入次数。当所述第二逻辑单元的所述写入次数等于一门槛值时，存储器管理电路还用以更新所述多个逻辑更新次数中所述第二逻辑单元的一第二逻辑更新次数，并且将所述第二逻辑单元的所述写入次数设为零。
[0015]在本专利技术的一实施例中，所述门槛值为一个逻辑单元所具有的逻辑子单元的数量。
[0016]在本专利技术的一实施例中，在根据所述多个逻辑更新次数计算分别对应所述多个实体抹除单元的所述多个参考更新次数的运作中，存储器管理电路还用以根据所述多个逻辑单元中的多个第三逻辑单元的多个第三逻辑更新次数，计算所述多个实体抹除单元中的一第二实体抹除单元的参考更新次数，其中所述第二实体抹除单元中的实体程序化单元映射所述多个第三逻辑单元。
[0017]在本专利技术的一实施例中，所述第二实体抹除单元的参考更新次数为所述多个第三
逻辑更新次数的平均值。
[0018]在本专利技术的一实施例中，在根据所述多个逻辑单元中的所述多个第一逻辑单元所分别对应的所述多个逻辑更新次数中的所述多个第一逻辑更新次数计算所述参考值的运作中，存储器管理电路还用以根据最近执行的多个第二写入操作所对应的所述多个第一逻辑单元，计算所述多个第一逻辑单元的所述多个第一逻辑更新次数的平均值以作为所述参考值。
[0019]在本专利技术的一实施例中，在根据所述参考值以及所述多个参考更新次数判断所述多个实体抹除单元中属于所述冷区域的所述第一实体抹除单元的运作中，存储器管理电路还用以执行下述运作：分别计算所述参考值与所述多个参考更新次数的多个差值；以及根据所述多个差值从所述多个实体抹除单元中选择所述第一实体抹除单元以将所述第一实体抹除单元识别为属于所述冷区域。
[0020]在本专利技术的一实施例中，所述多个差值中对应于所述第一实体抹除单元的一第一差本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种冷区域判断方法，用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块具有多个实体抹除单元，所述多个实体抹除单元中的每一个实体抹除单元具有多个实体程序化单元，所述冷区域判断方法包括：记录分别对应于多个逻辑单元的多个逻辑更新次数；根据所述多个逻辑更新次数计算分别对应所述多个实体抹除单元的多个参考更新次数；根据所述多个逻辑单元中的多个第一逻辑单元所分别对应的所述多个逻辑更新次数中的多个第一逻辑更新次数计算参考值；以及根据所述参考值以及所述多个参考更新次数判断所述多个实体抹除单元中属于冷区域的至少一第一实体抹除单元。2.根据权利要求1所述的冷区域判断方法，其中记录分别对应于所述多个逻辑单元的所述多个逻辑更新次数的步骤包括：当根据多个逻辑子单元中的第一逻辑子单元执行第一写入操作时，更新所述多个逻辑单元中所述第一逻辑子单元所属的第二逻辑单元的写入次数；当所述第二逻辑单元的所述写入次数等于门槛值时，更新所述多个逻辑更新次数中所述第二逻辑单元的第二逻辑更新次数，并且将所述第二逻辑单元的所述写入次数设为零。3.根据权利要求2所述的冷区域判断方法，其中所述门槛值为一个逻辑单元所具有的逻辑子单元的数量。4.根据权利要求1所述的冷区域判断方法，其中根据所述多个逻辑更新次数计算分别对应所述多个实体抹除单元的所述多个参考更新次数的步骤包括：根据所述多个逻辑单元中的多个第三逻辑单元的多个第三逻辑更新次数，计算所述多个实体抹除单元中的第二实体抹除单元的参考更新次数，其中所述第二实体抹除单元中的实体程序化单元映射所述多个第三逻辑单元。5.根据权利要求4所述的冷区域判断方法，其中所述第二实体抹除单元的参考更新次数为所述多个第三逻辑更新次数的平均值。6.根据权利要求1所述的冷区域判断方法，其中根据所述多个逻辑单元中的所述多个第一逻辑单元所分别对应的所述多个逻辑更新次数中的所述多个第一逻辑更新次数计算所述参考值的步骤包括：根据最近执行的多个第二写入操作所对应的所述多个第一逻辑单元，计算所述多个第一逻辑单元的所述多个第一逻辑更新次数的平均值以作为所述参考值。7.根据权利要求1所述的冷区域判断方法，其中根据所述参考值以及所述多个参考更新次数判断所述多个实体抹除单元中属于所述冷区域的所述第一实体抹除单元的步骤包括：分别计算所述参考值与所述多个参考更新次数的多个差值；以及根据所述多个差值从所述多个实体抹除单元中选择所述第一实体抹除单元以将所述第一实体抹除单元识别为属于所述冷区域。8.根据权利要求7所述的冷区域判断方法，其中所述多个差值中对应于所述第一实体抹除单元的第一差值的数量为i，当所述多个差值以由大到小的顺序排列时，所述第一差值是位于所述顺序中的前i个差值，其中i为正整数。
9.一种存储器控制电路单元，用于控制可复写式非易失性存储器模块，所述存储器控制电路单元包括：主机接口，用以电性连接至主机系统；存储器接口，用以电性连接至所述可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块具有多个实体抹除单元，所述多个实体抹除单元中的每一个实体抹除单元具有多个实体程序化单元；存储器管理电路，电性连接至所述主机接口以及所述存储器接口，其中所述存储器管理电路用以记录分别对应于多个逻辑单元的多个逻辑更新次数，其中所述存储器管理电路还用以根据所述多个逻辑更新次数计算分别对应所述多个实体抹除单元的多个参考更新次数，其中所述存储器管理电路还用以根据所述多个逻辑单元中的多个第一逻辑单元所分别对应的所述多个逻辑更新次数中的多个第一逻辑更新次数计算参考值，其中所述存储器管理电路还用以根据所述参考值以及所述多个参考更新次数判断所述多个实体抹除单元中属于冷区域的至少一第一实体抹除单元。10.根据权利要求9所述的存储器控制电路单元，其中在记录分别对应于所述多个逻辑单元的所述多个逻辑更新次数的运作中，当根据多个逻辑子单元中的第一逻辑子单元执行第一写入操作时，所述存储器管理电路还用以更新所述多个逻辑单元中所述第一逻辑子单元所属的第二逻辑单元的写入次数，当所述第二逻辑单元的所述写入次数等于门槛值时，所述存储器管理电路还用以更新所述多个逻辑更新次数中所述第二逻辑单元的第二逻辑更新次数，并且将所述第二逻辑单元的所述写入次数设为零。11.根据权利要求10所述的存储器控制电路单元，其中所述门槛值为一个逻辑单元所具有的逻辑子单元的数量。12.根据权利要求9所述的存储器控制电路单元，其中在根据所述多个逻辑更新次数计算分别对应所述多个实体抹除单元的所述多个参考更新次数的运作中，所述存储器管理电路还用以根据所述多个逻辑单元中的多个第三逻辑单元的多个第三逻辑更新次数，计算所述多个实体抹除单元中的第二实体抹除单元的参考更新次数，其中所述第二实体抹除单元中的实体程序化单元映射所述多个第三逻辑单元。13.根据权利要求12所述的存储器控制电路单元，其中所述第二实体抹除单元的参考更新次数为所述多个第三逻辑更新次数的平均值。14.根据权利要求9所述的存储器控制电路单元，其中在根据所述多个逻辑单元中的所述多个第一逻辑单元所分别对应的所述多个逻辑更新次数中的所述多个第一逻辑更新次数计算所述参考值的运作中，所述存储器管理电路还用以根据最近执行的...

【专利技术属性】
技术研发人员：颜少凡，许智杰，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：