提高载流子注入效率的GaN基LED外延结构及其生长方法技术

本发明专利技术公开了一种提高载流子注入效率的GaN基LED外延结构及其生长方法，该发光层由势垒层和量子阱层交替构成，其中按生长顺序，最后一层势垒层采用Al组分即x值从0至0.15渐变的Al

【技术实现步骤摘要】
提高载流子注入效率的GaN基LED外延结构及其生长方法


[0001]本专利技术涉及LED设计应用领域，特别涉及一种空穴注入层和发光层结构改进的LED外延层结构及其生长方法。

技术介绍

[0002]GaN基LED是目前主要的形成白光的光源之一，其具有寿命长，能耗低的优势，但是随着工作环境的要求，GaN基LED越来越被要求在大电流下进行工作，随之而来的是GaN基LED在大电流下产生了较大的效率衰减。目前的研究中电子泄漏是造成效率衰减的一个重要原因，这是由于空穴相对于电子具有较高的有效质量，使得从p型层到有源区的空穴注入比从n型层的电子注入效率低很多，因而大量载流子在p型层附近的最后一个量子阱中积聚，导致大部分电子泄漏到p型层造成的。
[0003]对此，目前的GaN基LED外延生长方法中采用生长AlGaN电子阻挡层的方法，来有效地提高发光层p侧能带的有效势垒的高度，通过能带工程这能够有效地抑制电子泄漏，但是同时，AlGaN电子阻挡层带来的空穴势垒也一定程度上降低了空穴从p电极向发光层的注入，这限制了GaN基LED的发光效率的提高；另一方面，AlGaN电子阻挡层中p型Mg掺杂激活率较低，且随着Al组分的提高出现的严重晶格缺陷和较大的应力会使得发光层能带发生畸变，进一步地限制空穴注入发光层的能力。
[0004]但是面对GaN基LED工作时的高光电效率的要求，业内仍然在外延生长中生长AlGaN电子阻挡层，避免由于没有p-AlGaN层而导致发光层能带中出现较低的电子势垒，这将进一步导致大量的电子泄漏，从而产生严重的光电效率衰减。

技术实现思路

[0005]为了有效降低GaN基LED的效率下降问题，本专利技术提供了一种提高载流子注入效率的GaN基LED外延结构及其生长方法。
[0006]实现本专利技术目的的技术解决方案是：一种提高载流子注入效率的GaN基LED外延结构的发光层，该发光层由势垒层和量子阱层交替构成，其中按生长顺序，最后一层的势垒层采用Al组分即x值从0至0.15渐变的Al
x
Ga
1-x
N 势垒层。
[0007]较佳的，Al
x
Ga
1-x
N 势垒层的厚度为8nm~15nm。
[0008]较佳的，量子阱层采用In
y
Ga
1-y
N量子阱层，y为0.1~0.3，每一层量子阱层的厚度为2nm。
[0009]较佳的，除最后一层势垒层外的其它势垒层为GaN势垒层，GaN势垒层的厚度为8nm~15nm。
[0010]一种提高载流子注入效率的GaN基LED外延结构，该外延结构从下向上的顺序依次包括:衬底、低温成核层GaN、非掺杂u-GaN层、掺杂Si的n-GaN层、上述改进的发光层和p-GaN层。
[0011]一种提高载流子注入效率的GaN基LED外延结构的发光层的生长方法，包括如下步
骤：（1）在反应腔压力100 Torr~500 Torr，温度为800 ℃~950 ℃，使用MO源为TEGa，TMIn和SiH4，生长GaN势垒层；（2）在反应腔压力为100 Torr~500 Torr，温度为700 ℃~800 ℃，使用TEGa,TMIn和SiH4作为MO源，生长掺杂In的In
y
Ga
1-y
N量子阱层；（3）步骤（1）和步骤（2）交替进行，交替生长In
y
Ga
1-y
N/GaN发光层；（4）保持反应腔的压力为200 Torr~500 Torr，温度为900 ℃~1100 ℃，N2气氛下，通入MO源为TMAl，TMGa和NH4，在In
y
Ga
1-y
N量子阱层上生长x沿生长方向为0至0.15渐变的Al
x
Ga
1-x
N 势垒层。
[0012]本专利技术中将发光层中的最后一层GaN势垒层替换成相同厚度的Al组分沿生长方向为0至0.15渐变的Al
x
Ga
1-x
N势垒层，并去除生长AlGaN电子阻挡层，具有如下优点：（1）去除生长AlGaN电子阻挡层，能够减少p型Mg掺杂AlGaN带来的空穴势垒的提高，同时减少生长AlGaN时带来的严重的晶格缺陷和较大应力，以及其高温生长条件对发光层结构的高温损伤，提高芯片质量。
[0013]（2）采用Al组分渐变的Al
x
Ga
1-x
N最后一层势垒层，依然能实现有效提高电子势垒的作用，同时还能有效地降低空穴势垒，不但抑制了电子泄漏还进一步提高了空穴注入能力，从而提高了发光层中有效辐射复合速率，提高了GaN基LED的发光效率。
附图说明
[0014]图1为一般GaN基LED的能带图。
[0015]图2 为没有去除电子阻挡层的Al组分从0至0.15渐变的Al
x
Ga
1-x
N 势垒层的GaN基LED的能带图。
[0016]图3 为本专利技术去除电子阻挡层的Al组分从0至0.15渐变的Al
x
Ga
1-x
N 势垒层的GaN基LED能带图。
[0017]图4为本专利技术提出的GaN基LED的外延生长方法的制备流程示意图。
[0018]图5为本专利技术实施例中提出的Al
x
Ga
1-x
N /In
y
Ga
1-y
N /
……
/In
y
Ga
1-y
N/GaN发光层的结构示意图。
具体实施方式
[0019]本专利技术将传统发光层中的最后一层GaN势垒层替换为Al组分从0到0.15渐变的Al
x
Ga
1-x
N 势垒层，并且在外延结构后去掉传统外延结构中的AlGaN电子阻挡层。
[0020]本专利技术将发光层中的最后一层势垒层设计为Al组分从0到0.15渐变的Al
x
Ga
1-x
N 势垒层，这样一方面去除AlGaN电子阻挡层可以有效减少生长高掺AlGaN层时对发光层的损坏，另一方面，采用Al组分渐变的Al
x
Ga
1-x
N 势垒层能够极大优化能带高度，在极大地抑制电子泄漏的同时，还能有效提高空穴从p电极向发光层的注入。从而有效地提高GaN基LED的光电性能。
[0021]由图1，图2和图3我们可以看出，采用Al组分渐变的Al
x
Ga
1-x
N势垒层作为最后一层势垒层，依然能实现有效提高电子势垒的作用，同时还能有效地降低空穴势垒，不但抑制了电子泄漏还进一步提高了空穴注入能力，从而提高了发光层中有效辐射复合速率，提高了
GaN基LED的发光效率。
[0022]结合图4，本专利技术提出的GaN基LED的外延结构的生长方法如下：运用VEECO MO本文档来自技高网...

【技术保护点】

【技术特征摘要】
1. 一种GaN基LED外延结构的发光层，其特征在于，该发光层由势垒层和量子阱层交替构成，其中按生长顺序，最后一层势垒层采用Al组分即x值从0至0.15渐变的Al
x
Ga
1-x
N 势垒层。2. 如权利要求1所述的发光层，其特征在于，Al
x
Ga
1-x
N 势垒层的厚度为8nm~15nm。3.如权利要求1所述的发光层，其特征在于，量子阱层采用In
y
Ga
1-y
N量子阱层，y为0.1~0.3。4.如权利要求1所述的发光层，其特征在于，量子阱层的层数至少为2层，每一层量子阱层的厚度为2nm。5.如权利要求1所述的发光层，其特征在于，其它势垒层为GaN势垒层，GaN势垒层的厚度为8nm~15nm。6.一种GaN基LED外延结构，其特征在于，该外延结构从下向上的顺序依次包含:低温成核层GaN、非掺杂u-GaN层、掺杂Si的n-GaN层、如权利要求1-5所述的发光层和p-GaN层。7.如权利要求6所述的GaN基LED外延结构，其特征在于，该外延结构不包含AlGaN电子阻挡层。8...

【专利技术属性】
技术研发人员：程立文，李侦伟，林星宇，曾祥华，杨达，
申请(专利权)人：扬州大学，
类型：发明
国别省市：