芯片封装结构的制作方法技术

本发明专利技术提供了一种芯片封装结构的制作方法，首先在每一晶粒的正面形成包埋内焊盘的保护层，接着将多个晶粒的背面固定于载板，在各个晶粒以及各个晶粒之间的载板表面形成包埋各个晶粒的第一塑封层，研磨第一塑封层直至保护层露出；再接着在每一晶粒的保护层内形成至少一个第一开口，第一开口暴露内焊盘；在各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上至少制作外焊盘与绝缘层以形成各个芯片；之后去除载板，在多芯片封装结构中每一芯片的背面设置散热件；切割形成多个芯片封装结构。各个芯片的背面设置散热件，该散热件暴露在芯片封装结构外，利于提升芯片的散热性能，可保证芯片的持续高效运行及解决芯片过热导致的影响寿命问题。导致的影响寿命问题。导致的影响寿命问题。

【技术实现步骤摘要】
芯片封装结构的制作方法


[0001]本专利技术涉及芯片封装
，尤其涉及一种芯片封装结构的制作方法。

技术介绍

[0002]近年来，随着电路集成技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。封装技术不但影响产品的性能，而且还制约产品的小型化。
[0003]然而，现有芯片封装结构中芯片的性能有待提升、寿命有待延长。
[0004]有鉴于此，本专利技术提供一种新的芯片封装结构的制作方法，以解决上述技术问题。

技术实现思路

[0005]本专利技术的专利技术目的是提供一种芯片封装结构的制作方法，提升其中芯片的性能、延长寿命。
[0006]为实现上述目的，本专利技术一方面提供一种芯片封装结构的制作方法，包括：
[0007]提供载板和多个晶粒，每一所述晶粒包括相对的正面与背面，所述正面具有内焊盘以及包埋所述内焊盘的保护层；将所述多个晶粒的背面固定于所述载板；
[0008]在所述各个晶粒以及各个晶粒之间的载板表面形成包埋所述各个晶粒的第一塑封层；研磨所述第一塑封层直至所述保护层露出；
[0009]在所述每一晶粒的保护层内形成至少一个第一开口，所述第一开口暴露所述内焊盘；在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上至少制作外焊盘与绝缘层以形成各个芯片，所述绝缘层的上表面与所述外焊盘的上表面齐平；每一芯片至少包括晶粒以及晶粒上的外焊盘，每一芯片的所述外焊盘至少与一个所述内焊盘电连接；
[0010]去除所述载板，形成多芯片封装结构；在所述多芯片封装结构中每一芯片的背面设置散热件；
[0011]切割所述多芯片封装结构形成多个芯片封装结构。本方案中，在各个芯片的背面设置散热件，该散热件暴露在芯片封装结构外，利于提升芯片的散热性能，可保证芯片的持续高效运行以及解决芯片过热导致的影响寿命问题。此外，在形成第一塑封层以及研磨第一塑封层过程中，保护层保护了内焊盘以及晶粒内的电互连结构不受损坏。绝缘层相对于空气，能提高相邻外焊盘之间的电绝缘性能，也能防止芯片封装结构与外界部件电连接时，相邻外焊盘之间短路。
[0012]可选地，所述散热件还延伸至包埋所述芯片的第一塑封层。本方案能进一步提高散热面积。
[0013]可选地，所述散热件包括基板，所述基板覆盖于每一芯片的背面。基板的材料可以为金属等散热性能好的材料。基板可对芯片的背面进行整面散热。
[0014]可选地，所述散热件还包括连接于所述基板的若干翅片，所述翅片沿远离所述基板方向延伸。翅片在基板基础上可以增大散热面积，减小散热阻力，进一步加强了芯片封装结构的散热性能。
[0015]可选地，所述一个芯片封装结构中包含一个芯片。
[0016]可选地，所述一个芯片封装结构中包含两个或两个以上芯片，相邻芯片至少共用一个外焊盘。本方案可将不同功能的芯片集成在一个封装结构中，相对于各个功能的芯片先封装，后集成封装结构的方案，本方案具有体积小、可靠性高、性能高、和多功能化的好处。
[0017]可选地，所述保护层的材质为绝缘树脂材料、二氧化硅、氮化硅中的至少一种。保护层能起到绝缘作用，且在形成第一塑封层以及研磨第一塑封层过程中，硬度能满足保护内焊盘以及晶粒内的电互连结构不受损坏即可，本专利技术不限定保护层的具体材质。
[0018]可选地，在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上至少制作外焊盘包括：
[0019]在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成再布线层；
[0020]在所述再布线层上形成导电凸柱，所述导电凸柱为所述外焊盘。相对于芯片的外焊盘直接与内焊盘连接的方式，再布线层使得外焊盘能够重新布局到芯片封装结构表面间距更宽松的区域，换言之能使得外焊盘的设置更合理。
[0021]可选地，所述再布线层包括一层、两层或两层以上再布线层。多层再布线层相对于一层再布线层，能进一步提高外焊盘的设置灵活性，也能减小芯片面积。
[0022]可选地，在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上至少制作外焊盘与绝缘层包括：
[0023]在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成导电凸柱；
[0024]在所述导电凸柱上以及相邻导电凸柱之间形成第一介电层，所述第一介电层为无机材料；
[0025]研磨所述第一介电层直至暴露出所述导电凸柱。本方案中，所述导电凸柱为所述外焊盘，所述第一介电层为所述绝缘层。
[0026]可选地，研磨所述第一介电层直至暴露出所述导电凸柱后，还在所述导电凸柱上形成抗氧化层或焊球。
[0027]可选地，在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上至少制作外焊盘与绝缘层包括：
[0028]在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成导电凸柱；
[0029]在相邻导电凸柱之间形成第一介电层，所述第一介电层的上表面与所述导电凸柱的上表面齐平，所述第一介电层为有机材料。本方案中，所述导电凸柱为所述外焊盘，所述第一介电层为所述绝缘层。
[0030]可选地，在相邻导电凸柱之间形成第一介电层后，还在所述导电凸柱上形成抗氧化层或焊球。
[0031]可选地，在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上至少制作外焊盘与绝缘层包括：
[0032]在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成第一介
电层；
[0033]在所述第一介电层内形成若干第二开口，所述第二开口暴露所述内焊盘；
[0034]在所述第一介电层上以及所述第二开口内形成导电材料层；
[0035]研磨所述导电材料层直至第一介电层露出，所述第二开口内的导电材料层形成导电凸柱。本方案中，所述导电凸柱为所述外焊盘，所述第一介电层为所述绝缘层。
[0036]可选地，研磨所述导电材料层直至第一介电层露出，所述第二开口内的导电材料层形成导电凸柱后，还在所述导电凸柱上形成抗氧化层或焊球。
[0037]可选地，在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上至少制作外焊盘与绝缘层包括：
[0038]在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成导电凸柱以及包埋所述导电凸柱的第二塑封层；
[0039]研磨所述第二塑封层直至暴露出所述导电凸柱。本方案中，所述导电凸柱为所述外焊盘，所述第二塑封层为所述绝缘层。
[0040]可选地，研磨所述第二塑封层直至暴露出所述导电凸柱后，还在所述导电凸柱上形成抗氧化层或焊球。
[0041]可选地，所述抗氧化层包括：锡层、或自下而上堆叠的镍层与金层、或自下而上堆叠的镍层、钯层与金层。导电凸柱的材质可以为铜，上述抗氧化层可以防止铜氧化，进而防止铜氧化导致的电连接性能变差。
[0042]本专利技术另一方面提供另一种芯片封装结构的制作方法，包括：
[0043]提供载板和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装结构的制作方法，其特征在于，包括：提供载板和多个晶粒，每一所述晶粒包括相对的正面与背面，所述正面具有内焊盘以及包埋所述内焊盘的保护层；将所述多个晶粒的背面固定于所述载板；在所述各个晶粒以及各个晶粒之间的载板表面形成包埋所述各个晶粒的第一塑封层；研磨所述第一塑封层直至所述保护层露出；在所述每一晶粒的保护层内形成至少一个第一开口，所述第一开口暴露所述内焊盘；在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上至少制作外焊盘与绝缘层以形成各个芯片，所述绝缘层的上表面与所述外焊盘的上表面齐平；每一芯片至少包括晶粒以及晶粒上的外焊盘，每一芯片的所述外焊盘至少与一个所述内焊盘电连接；去除所述载板，形成多芯片封装结构；在所述多芯片封装结构中每一芯片的背面设置散热件；切割所述多芯片封装结构形成多个芯片封装结构。2.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，所述散热件还延伸至包埋所述芯片的第一塑封层。3.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，所述散热件包括基板，所述基板覆盖于每一芯片的背面。4.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，所述散热件还包括连接于所述基板的若干翅片，所述翅片沿远离所述基板方向延伸。5.根据权利要求1至4中任一项所述的芯片封装结构的制作方法，其特征在于，所述一个芯片封装结构中包含一个芯片；或所述一个芯片封装结构中包含两个或两个以上芯片，相邻芯片至少共用一个外焊盘。6.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上至少制作外焊盘包括：在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成再布线层；在所述再布线层上形成导电凸柱，所述导电凸柱为所述外焊盘。7.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上至少制作外焊盘与绝缘层包括：在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成导电凸柱；在所述导电凸柱上以及相邻导电凸柱之间形成第一介电层，所述第一介电层为无机材料；研磨所述第一介电层直至暴露出所述导电凸柱，所述导电凸柱为所述外焊盘，所述第一介电层为所述绝缘层；或包括：在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成导电凸柱；在相邻导电凸柱之间形成第一介电层，所述第一介电层的上表面与所述导电凸柱的上表面齐平，所述第一介电层为有机材料，所述导电凸柱为所述外焊盘，所述第一介电层为所述绝缘层；或包括：在所述各个晶粒的内焊盘、保护层以及各个晶粒之间的第一塑封层上形成第一介电

【专利技术属性】
技术研发人员：周辉星，
申请(专利权)人：矽磐微电子重庆有限公司，
类型：发明
国别省市：