提供一种包括位于衬底上的有源区的半导体器件。多个沟道层在所述有源区上间隔开。设置栅极结构。所述栅极结构与所述有源区和所述多个沟道层相交。所述栅极结构围绕所述多个沟道层。源极/漏极区在所述栅极结构的至少一侧设置在所述有源区上。所述源极/漏极区与所述多个沟道层接触。下绝缘层在所述源极/漏极区上设置在所述栅极结构的侧表面之间。接触插塞穿过所述下绝缘层。所述接触插塞接触所述源极/漏极区。隔离结构在所述衬底上与所述有源区相交，并且设置在彼此相邻的所述源极/漏极区之间。每个所述栅极结构包括包含彼此不同的材料的栅电极和栅极覆盖层。材料的栅电极和栅极覆盖层。材料的栅电极和栅极覆盖层。
【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求于2019年7月30日在韩国知识产权局提交的韩国专利申请No.10-2019-0092590的优先权，该韩国专利申请的公开内容通过引用整体合并于此。
[0003]本专利技术构思涉及包括包含彼此不同的材料的栅极隔离结构和栅极覆盖层的半导体器件。
技术介绍
[0004]随着对半导体器件的高性能、高速度和多功能性的需求增加，半导体器件的集成密度也增加了。当制造具有微图案的半导体器件以跟上半导体器件的高集成密度的趋势时，微图案之间需要微宽度或微距离。然而，由于平面金属氧化物半导体场效应晶体管(MOSFET)的减小的尺寸，可能会使操作性能受损。因此，还开发了包括鳍式场效应晶体管(FinFET)的半导体器件，该鳍式场效应晶体管包括具有三维结构的沟道。
技术实现思路
[0005]根据本专利技术构思的示例性实施例，提供一种包括位于衬底上的有源区的半导体器件。多个沟道层在所述有源区上间隔开。设置栅极结构。所述栅极结构与所述有源区和所述多个沟道层相交。所述栅极结构围绕所述多个沟道层。源极/漏极区在所述栅极结构的至少一侧设置在所述有源区上。所述源极/漏极区与所述多个沟道层接触。下绝缘层在所述源极/漏极区上设置在所述栅极结构的侧表面之间。接触插塞穿过所述下绝缘层。所述接触插塞接触所述源极/漏极区。隔离结构在所述衬底上与所述有源区相交，并且设置在彼此相邻的所述源极/漏极区之间。每个所述栅极结构包括包含彼此不同的材料的栅电极和栅极覆盖层。
[0006]根据本专利技术构思的示例性实施例，所述隔离结构和所述下绝缘层包括彼此不同的材料。
[0007]根据本专利技术构思的示例性实施例，所述隔离结构包括SiO、SiN、SiCN、SiOC、SiON和/或SiOCN。
[0008]根据本专利技术构思的示例性实施例，所述隔离结构的侧表面与彼此相邻的所述源极/漏极区接触。
[0009]根据本专利技术构思的示例性实施例，所述隔离结构的下端设置在所述有源区的下端下方。
[0010]根据本专利技术构思的示例性实施例，每个所述栅极结构包括设置在所述栅电极的侧表面上的间隔物层。
[0011]根据本专利技术构思的示例性实施例，所述间隔物层的上表面和所述栅极覆盖层的上表面彼此基本共面。
[0012]根据本专利技术构思的示例性实施例，所述间隔物层的至少一部分设置在所述隔离结构的侧表面上。
[0013]根据本专利技术构思的示例性实施例，内部间隔物层设置在所述栅极结构的在所述第一方向上的相对侧并且设置在所述多个沟道层中的每个沟道层的下表面上。所述内部间隔物层具有与所述多个沟道层的外侧表面基本共面的外侧表面。
[0014]根据本专利技术构思的示例性实施例，所述隔离结构与所述下绝缘层和所述源极/漏极区接触。
[0015]根据本专利技术构思的示例性实施例，提供一种包括有源区的半导体器件。多个晶体管在所述有源区上沿第一方向彼此间隔开。所述多个晶体管中的每个晶体管包括位于所述有源区上的沟道结构、至少部分地围绕所述沟道结构的栅极结构、在所述有源区上与所述沟道结构接触的源极/漏极区以及设置在所述沟道结构之间的内部间隔物层。隔离结构朝向所述有源区延伸。所述隔离结构与所述栅极结构、所述沟道结构和所述内部间隔物层中的至少一者接触。所述隔离结构将所述多个晶体管彼此分开。所述栅极结构包括栅电极和位于所述栅电极上的栅极覆盖层。所述隔离结构的上表面被设置为高于所述栅电极的上表面。所述隔离结构和所述栅极覆盖层包括彼此不同的材料。
[0016]根据本专利技术构思的示例性实施例，所述栅极覆盖层的上表面与所述隔离结构的上表面基本共面。
[0017]根据本专利技术构思的示例性实施例，所述栅极结构包括位于所述栅电极的侧表面上的栅极间隔物层。每个所述栅极间隔物层具有与所述隔离结构的上表面基本共面的上表面。
[0018]根据本专利技术构思的示例性实施例，所述隔离结构的侧表面的一部分与每个所述源极/漏极区的侧表面接触。
[0019]根据本专利技术构思的示例性实施例，所述隔离结构的上表面在所述第一方向上的宽度大于所述栅电极在所述第一方向上的宽度。
[0020]根据本专利技术构思的示例性实施例，隔离间隔物层设置在所述隔离结构的侧表面上，并且包括与所述栅极间隔物层的材料相同的材料。
[0021]根据本专利技术构思的示例性实施例，接触插塞与所述源极/漏极区的上部接触并与所述栅极间隔物层的一部分交叠。至少一个所述接触插塞与所述隔离结构的上表面的边缘接触。
[0022]根据本专利技术构思的示例性实施例，提供一种包括位于衬底上的有源区的半导体器件。包括栅电极的栅极结构设置在所述有源区上。栅极覆盖层覆盖所述栅电极的上部。源极/漏极区在所述栅电极的至少一侧设置在所述有源区上，并与多个沟道层接触。隔离结构在垂直于所述衬底的上表面的第一方向上延伸。所述隔离结构设置在所述源极/漏极区的至少一侧以将彼此相邻的所述源极/漏极区分开。所述隔离结构包括与所述栅极覆盖层的材料不同的材料。
[0023]根据本专利技术构思的示例性实施例，所述隔离结构的下端被设置为比所述有源区的下端低第一深度。
[0024]根据本专利技术构思的示例性实施例，栅极间隔物层在所述第一方向上延伸。所述栅极间隔物层设置在所述栅电极的至少一侧。隔离间隔物层在所述第一方向上延伸。所述隔
离间隔物层设置在所述隔离结构的至少一侧。所述隔离间隔物层由与所述栅极间隔物层的材料相同的材料形成。
附图说明
[0025]根据以下结合附图的详细描述，将更清楚地理解本专利技术构思的上述和其他方面，在附图中：
[0026]图1是示出根据本专利技术构思的示例实施例的半导体器件的俯视图；
[0027]图2至图4是示出根据本专利技术构思的示例实施例的半导体器件的截面图；
[0028]图5A和图5B是示出根据本专利技术构思的示例实施例的半导体器件的截面图；
[0029]图6至图8是根据本专利技术构思的示例实施例的半导体器件的截面图；
[0030]图9是示出根据本专利技术构思的示例实施例的半导体器件的局部截面图；并且
[0031]图10至图24是示出根据本专利技术构思的示例实施例的制造半导体器件的方法中的各步骤的截面图。
具体实施方式
[0032]在下文中，将参照附图描述本专利技术构思的示例实施例。
[0033]图1是示出根据本专利技术构思的示例实施例的半导体器件的俯视图。
[0034]图2是示出根据本专利技术构思的示例实施例的半导体器件的截面图。图2示出了沿着图1中的半导体器件的线I-I'和线II-II'截取的截面。
[0035]参照图1和图2，半导体器件1000a可以包括衬底101。有源区105可以设置在衬底101上。包括多个沟道层141、142和143的沟道结构140可以设置在有源区105上，以在第三方向(例如，Z方向)上彼此竖直间隔开。源极/漏极区150可以被设置为与多个沟道层141、142和143接触。栅极结构本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体器件，包括：有源区，所述有源区在衬底上沿第一方向延伸；多个沟道层，所述多个沟道层在所述有源区上彼此竖直地间隔开；栅极结构，所述栅极结构在所述衬底上沿第二方向延伸，所述栅极结构与所述有源区和所述多个沟道层相交，所述栅极结构至少部分地围绕所述多个沟道层；源极/漏极区，所述源极/漏极区在所述栅极结构的至少一侧设置在所述有源区上，所述源极/漏极区与所述多个沟道层接触；下绝缘层，所述下绝缘层在所述源极/漏极区上设置在所述栅极结构的侧表面之间；接触插塞，所述接触插塞穿过所述下绝缘层，所述接触插塞接触所述源极/漏极区；和隔离结构，所述隔离结构在所述衬底上沿所述第二方向与所述有源区相交地延伸，并且设置在彼此相邻的所述源极/漏极区之间，其中，每个所述栅极结构包括栅电极和位于所述栅电极上的栅极覆盖层，并且所述隔离结构和所述栅极覆盖层包括彼此不同的材料。2.根据权利要求1所述的半导体器件，其中，所述隔离结构和所述下绝缘层包括彼此不同的材料。3.根据权利要求1所述的半导体器件，其中，所述隔离结构包括SiO、SiN、SiCN、SiOC、SiON和/或SiOCN。4.根据权利要求1所述的半导体器件，其中，所述隔离结构的侧表面与彼此相邻的所述源极/漏极区接触。5.根据权利要求1所述的半导体器件，其中，所述隔离结构的下端设置在所述有源区的下端下方。6.根据权利要求1所述的半导体器件，其中，每个所述栅极结构包括设置在所述栅电极的侧表面上的间隔物层。7.根据权利要求6所述的半导体器件，其中，所述间隔物层的上表面、所述栅极覆盖层的上表面和所述隔离结构的上表面彼此基本共面。8.根据权利要求6所述的半导体器件，其中，所述间隔物层的至少一部分设置在所述隔离结构的侧表面上。9.根据权利要求1所述的半导体器件，所述半导体器件还包括：内部间隔物层，所述内部间隔物层设置在所述栅极结构的在所述第一方向上的相对侧并且设置在所述多个沟道层中的每个沟道层的下表面上，所述内部间隔物层具有与所述多个沟道层的外侧表面基本共面的外侧表面。10.根据权利要求1所述的半导体器件，其中，所述隔离结构与所述下绝缘层和所述源极/漏极区接触。11.一种半导体器件，包括：有源区；多个晶体管，所述多个晶体管在所述有源区上沿第一方向彼此间隔开，所述多个晶体管中的每个晶体管包括位于所述有源区上的沟道结构、至少部分地围绕所述沟道结构的栅极结构、在所述有源区上与所述沟道结构接触的源极/漏极区以及设置在所述沟道结构之间的内部间隔物层；和
【专利技术属性】
技术研发人员：林杠默，金相秀，朴雨锡，朱大权，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。