用于高速率光信号接收的探测器芯片组件制造技术

本发明专利技术公开了一种用于高速率光信号接收的探测器芯片组件，包括：一探测器芯片；一TIA；至少两根引线，连接所述TIA的输出端，用于实现与外部电路的连接；一电容，位于所述探测器芯片与所述TIA之间；所述电容的一端与所述探测器芯片共地；所述电容与所述TIA并联；以及至少两段金线，第一金线连接所述探测器芯片与所述电容，第二金线连接所述电容与所述TIA。本发明专利技术的探测器芯片将接收的高速调制的光信号转换成电信号，电信号通过电感电容输入到TIA，经TIA放大后通过引线输入到外部电路。通过选择合适的电感和电容，本发明专利技术可以大大增大探测器芯片的有效接收带宽，从而利用低成本和低带宽探测器芯片实现高速光信号的接收。探测器芯片实现高速光信号的接收。探测器芯片实现高速光信号的接收。

【技术实现步骤摘要】
用于高速率光信号接收的探测器芯片组件


[0001]本专利技术涉及一种通信领域的信号传输器件，具体涉及一种用于高速率光信号接收的探测器芯片组件。

技术介绍

[0002]伴随着高清视频、5G移动通信等技术的应用以及物联网的普及所带来的信息爆炸式增长，通信网络面临着越来越大的带宽增长压力。传统的10G传输技术已不足以满足目前的带宽需求，发展100G/400G/800G传输技术已成为必然。但是，从传统的10G网络向100G以上的升级过程中面临诸多挑战，其中之一是对高带宽、低成本且可靠的用于高速光信号接收的探测器芯片的需求。
[0003]半导体光电二极管探测器的带宽主要受限于芯片的结电容和寄生电容，因此，要提升半导体光电二极管探测器芯片的接收带宽，最直接的方法是减小收光面积，以降低探测器芯片的结电容和寄生电容，从而增大接收芯片的3dB带宽。但是，减小收光面积会大大增大从光纤来的信号光耦合到探测器芯片的难度和封装制造成本。例如需要使用昂贵的非球透镜，耦合的精度和稳定性需要达到亚微米。这些不仅增加了物料成本，而且制造效率和良率也大大降低。如果可以使用低带宽的探测器芯片，无需显著减小收光面积而通过外围电路来提高探测器的接收带宽，将具有重大的现实意义。
[0004]传统的探测器芯片的封装结构如图1所示，包含一个探测器芯片1、一个跨阻放大器(TIA)2、与外部电路连接的输出高速电信号的引线4，探测器芯片1与TIA2通过金线3直接连接(图1中TIA2的外接驱动电压引线和可能需要的解耦电容未示出)。一般情况下，为尽可能减小封装引入的寄生效应，连接探测器芯片1与TIA2的金线3需要尽可能短以降低金线本身产生的自感应电感。如图2所示是基于一个结电容和寄生电容为0.075pF(皮法)的探测器芯片模拟得到的小信号S21曲线；该图基于探测器芯片的等效电路(TIA2用50欧姆负载代替)，探测器芯片的带宽可以计算得到；图2中显示，其3dB带宽是20.4GHz，可以满足25Gbps信号的接收，但不足以接收50Gbps光信号。
[0005]但研究发现，在探测器芯片1与TIA2之间加入一定的电感，将能够增大探测器的接收带宽。基于该思路，可以采用如图3所示的探测器芯片的封装结构，该封装结构在探测器芯片1与TIA2之间增加一个电感5以增大探测器芯片的接收带宽，其中，探测器芯片1通过金线3与电感5相连，电感5与TIA2的信号电极同样通过金线3连接。经测试，增加一个电感，一般能够增加探测器芯片的带宽50％左右。如图4所示，当电感5为0.1nH(纳亨)时，3dB带宽从无电感时的20.4GHz增加到26.2GHz；当电感增大到0.2nH时，3dB带宽增加到29.1GHz；当电感为0.3nH时，3dB带宽不再增加，回到28GHz。虽然通过引入电感的方式能够将探测器带宽从20.4GHz增大到29.1GHz,但是要接收50Gbps的光信号，一般要求探测器的3dB带宽应达到33GHz以上，因此仅仅加入电感仍不足以保证50Gbps信号的接收，无法应用于50Gbps网络。

技术实现思路

[0006]本专利技术所要解决的技术问题是提供一种用于高速率光信号接收的探测器芯片组件，它可以提高光电二极管探测器的接收带宽，从而使低带宽的探测器芯片无需减小收光面积就能够应用于高速光信号的接收。
[0007]为解决上述技术问题，本专利技术用于高速率光信号接收的探测器芯片组件的技术解决方案为：
[0008]包括：一探测器芯片；一TIA；至少两根引线，连接所述TIA的输出端，用于实现与外部电路的连接；一电容，位于所述探测器芯片与所述TIA之间；所述电容的一端与所述探测器芯片共地；所述电容与所述TIA并联；以及至少两段金线，第一金线连接所述探测器芯片与所述电容，第二金线连接所述电容与所述TIA。
[0009]在另一实施例中，所述第一金线的长度大于0.1mm。
[0010]在另一实施例中，所述第一金线产生的自感应电感在0.01nH到1nH之间；和/或所述第二金线产生的自感应电感在0.01nH到0.5nH之间。
[0011]在另一实施例中，所述探测器芯片、所述电容和所述TIA封装于一个TO-CAN内。
[0012]在另一实施例中，所述探测器芯片组件还包括一电感，电感的一端连接所述第一金线，电感的另一端连接所述电容；所述电感和电容位于所述探测器芯片与TIA芯片之间；所述电感与所述探测器芯片串联；串联的电感和探测器芯片与所述电容并联；所述第一金线的长度不大于0.1mm。
[0013]在另一实施例中，所述探测器芯片、所述电感、所述电容和所述TIA封装于一个TO-CAN内。
[0014]在另一实施例中，所述电感和所述电容集成于同一个基片上；所述基片上有金属薄膜。
[0015]在另一实施例中，所述探测器芯片位于所述电感和电容所在的基片上；或者，所述探测器芯片位于与所述电感和电容所在的基片不同的基片上。
[0016]在另一实施例中，所述电感值在0.01nH到1nH之间。
[0017]在另一实施例中，所述电容值在0.001pF到0.2pF之间。
[0018]在另一实施例中，所述基片为氮化铝、氧化铝、石英或硅基基片。
[0019]在另一实施例中，所述探测器芯片为半导体光电二极管探测器芯片。
[0020]本专利技术可以达到的技术效果是：
[0021]本专利技术通过加入一个并联电容以进一步提升探测器芯片的带宽，从而使25G探测器能够应用于50G信号的接收，以实现低成本且方便地增大探测器芯片组件的带宽。
[0022]本专利技术的探测器芯片将接收的高速调制的光信号转换成电信号，电信号通过电感电容输入到TIA，经TIA放大后通过引线输入到外部电路。通过选择合适的电感和电容，本专利技术的探测器芯片组件可以大大增大探测器芯片的有效接收带宽，从而利用低成本和低带宽探测器芯片实现高速光信号的接收。
[0023]本专利技术利用一个基于薄膜技术的电路与低成本且大收光面积的低带宽探测器芯片，实现探测器带宽的提升和高速率光信号的接收，而无须开发技术难度巨大的高带宽探测器芯片，这将解决目前市场上高带宽探测器芯片短缺的限制。
[0024]本专利技术能够与现有探测器芯片封装技术兼容，无须另外开发新的封装工艺和增大
芯片封装尺寸，可以适用于所有的光器件与光模块。因此本专利技术的技术方案将可保证大规模生产，同时与高带宽探测器芯片相比，成本更低，可靠性更好。
[0025]本专利技术能够克服现有的应用于25G及以上光信号接收的半导体光电探测器芯片的缺陷，能够将低带宽的光电探测器芯片用于25G及以上的高速率光信号接收，从而能够利用现有成熟的低成本高可靠性的探测器芯片和组装制造工艺，实现25G及以上的高速率信号接收。
附图说明
[0026]下面结合附图和具体实施例来对本专利技术做进一步的详细阐述，以求更为清楚明了地理解其结构和工作原理，但不能以此来限制本专利技术的保护范围。
[0027]本领域的技术人员应理解，以下说明仅是示意性地本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于高速率光信号接收的探测器芯片组件，其特征在于，包括：一探测器芯片；一TIA；至少两根引线，连接所述TIA的输出端，用于实现与外部电路的连接；一电容，位于所述探测器芯片与所述TIA之间；所述电容的一端与所述探测器芯片共地；所述电容与所述TIA并联；以及至少两段金线，第一金线连接所述探测器芯片与所述电容，第二金线连接所述电容与所述TIA。2.根据权利要求1所述的用于高速率光信号接收的探测器芯片组件，其特征在于：所述第一金线的长度大于0.1mm。3.根据权利要求1所述的用于高速率光信号接收的探测器芯片组件，其特征在于：所述第一金线产生的自感应电感在0.01nH到1nH之间；和/或所述第二金线产生的自感应电感在0.01nH到0.5nH之间。4.根据权利要求1所述的用于高速率光信号接收的探测器芯片组件，其特征在于：所述探测器芯片、所述电容和所述TIA封装于一个TO-CAN内。5.根据权利要求1所述的用于高速率光信号接收的探测器芯片组件，其特征在于，所述探测器芯片组件还包括一电感，电感的一端连接所述第一金线，电感的另一端连接所述电容；所述电感和电容位于所述探测器芯片与TIA芯片之间；所述电感与所述探测器芯...

【专利技术属性】
技术研发人员：王中和，刘小红，
申请(专利权)人：欧润光电科技苏州有限公司，
类型：发明
国别省市：