用于高速率光信号产生的调制器芯片组件制造技术

本发明专利技术公开了一种用于高速率光信号产生的调制器芯片组件，包括一调制器芯片、至少一根高速信号传输线、至少一根地线、一电容、一电阻以及至少两段金线；其中，所述第一金线的长度为L1，0.05毫米＜L1≤1毫米；或者，所述第一金线的长度L1≤0.05毫米；还包括一第一电感，第一电感的一端连接所述第一金线，第一电感的另一端经所述高速信号传输线连接电容；所述第一电感位于所述调制器芯片与电容之间；所述第一电感与所述调制器芯片串联。本发明专利技术通过在微波信号线与调制器芯片间加入一个并联电容以及一个串联的电感以进一步提升调制器芯片的带宽，从而使低带宽调制器能够应用于50G以及以上信号的调制，以实现低成本且方便地增大调制器芯片组件的带宽。制器芯片组件的带宽。制器芯片组件的带宽。

【技术实现步骤摘要】
用于高速率光信号产生的调制器芯片组件


[0001]本专利技术涉及一种通信领域的信号调制器件，具体涉及一种用于高速率光信号产生的调制器芯片组件。

技术介绍

[0002]伴随着大规模数据中心的建设，100G/400G/800G传输技术已成为必然。但是，从传统的10G网络向100G/400G/800G以上的网络升级过程中面临诸多挑战，其中之一是对高带宽、低成本的用于高速光信号的调制器芯片的需求。
[0003]目前，实现单波100G和四通道400G传输的核心调制芯片是50Gb/s的半导体电吸收调制激光器。半导体电吸收调制器作为高速光信号产生的关键芯片，其带宽主要受限于芯片的结电容和寄生电容。因此，要提升电吸收调制器的调制带宽，最直接的方法是减小电吸收调制器的长度，以降低探测器芯片的结电容，同时将电极的面积减小，增加介电材料的厚度并利用特殊的低介电常数的材料以降低寄生电容，从而增大调制芯片的3dB带宽。但是，减小电吸收芯片的长度将降低调制器的消光比并增大电吸收调制器所需要的工作电压；而电极的面积受限于打线的要求，一般直径很难低于50微米，而低介电常数材料(比如BCB，苯并环丁烯)的工艺难度大大增大，同时也增加了成本。因此降低芯片的结电容和寄生电容有很大的局限性。目前一般的电吸收调制器的结电容大约在0.1pF左右，寄生电容在0.2pF左右，其RC带宽不到30GHz,不能满足50Gbit/s信号的调制要求。如果可以使用高结电容和寄生电容的电吸收调制器，通过外围电路来提高调制器的调制带宽，将具有重大的现实意义。
[0004]传统的电吸收调制激光器的封装结构如图1所示，包含一个电吸收调制激光器1、一个陶瓷基片2，其中电吸收调制激光器1包含电吸收调制器1a和半导体激光器1b，电信号加于电吸收调制器1a将半导体激光器产生的直流光调制产生高速光信号输出。陶瓷基片2上包含有多个用于连接外部电路与电吸收调制激光器1的微波传输线和电极(3a、3b、3c为用于连接电吸收调制器1a与用于传输外部电路的电信号的传输线13a、13b、13c的信号传输线，其中3b和13b是高速信号线，3a、3c和13a、13c是地线)以及用于与外部射频驱动器阻抗匹配的电阻6(一般为50欧姆)。传输线3a、3b、3c和传输线13a、13b、13c之间通过金线12a、12b和12c相连。信号线3b与电吸收调制器1a通过第一金线9相连。驱动直流半导体激光器1b的电流通过外部封装电路的电极15、陶瓷基片2上的电极4，以及金线10加于半导体激光器1b。匹配电阻6的第一端电极7通过金线11与外部的接地电极14相连，匹配电阻6的第二端电极5通过第二金线8与电吸收调制器1a的电极相连。图1中半导体激光器1b的外接驱动电流可能需要的解耦电容未示出，具体的布线位置可以调整。一般情况下，为尽可能减小封装引入的寄生效应，连接电吸收调制器1a与信号线3b和匹配电阻6的第一金线9及第二金线8需要尽可能短以降低金线本身产生的自感应电感。
[0005]如图2所示是基于一个结电容为0.1pF和寄生电容为0.2pF的电吸收调制器芯片模拟得到的小信号S21曲线，该图基于调制器芯片的等效电路和50欧姆负载电阻计算得到。图2中显示，其3dB带宽是22.4GHz，可以满足25Gb/s信号的调制要求，但距离50Gb/s信号调制
要求的35GHz以上的带宽有不小的距离。而要通过将结电容和寄生电容大幅下降以提高带宽对芯片性能和工艺都有比较大的挑战。
[0006]研究发现，在尽可能减小封装引入的寄生效应的前提下，在电吸收调制器1a和匹配电阻6之间加入合适的电感，将能够在一定程度上增大电吸收调制器的调制带宽。基于该思路，可以采用如图3所示的电吸收调制激光器的封装结构，该封装结构在电吸收调制器1a与匹配电阻6之间增加一个电感16以增大调制器芯片的调制带宽。其中，电吸收调制器1a通过第二金线8与电感16相连，电感16与匹配电阻6的第二端电极5相连。如果使用单独的电感，电感16与第二端电极5可以通过另外一根金线连接。经测试，增加一个电感，一般能够增加调制器芯片的带宽50％左右。如图4所示是理论计算的不同电感值下的小信号带宽，当电感16为0.25nH时，3dB带宽从无电感时的22.4GHz增加到32GHz；当电感16增大到0.5nH时，3dB带宽增加到33GHz；当电感16为0.75nH时，3dB带宽为32.4GHz；继续增大电感，带宽将会开始降低。虽然通过引入电感的方式能够将调制器带宽从22.4GHz增大到约33GHz,但是要调制50Gb/s的信号，一般要求调制器的3dB带宽应达到35GHz以上，因此对调制器本征带宽22GHz仅仅加入电感仍不足以保证50Gb/s信号的调制。

技术实现思路

[0007]本专利技术所要解决的技术问题是提供一种用于高速率光信号产生的调制器芯片组件，它可以提高半导体电吸收调制器的调制带宽，从而使低带宽的调制器芯片能够应用于高速光信号的产生。
[0008]为解决上述技术问题，本专利技术用于高速率光信号产生的调制器芯片组件的技术解决方案为：
[0009]包括一调制器芯片、至少一根高速信号传输线、至少一根地线、一电容、一电阻以及至少两段金线；高速信号传输线用于实现与外部电路的连接；电容位于所述高速信号传输线与所述地线之间；所述电容的一端与所述高速信号传输线连接，另一端与所述调制器芯片共地；所述电容与所述调制器芯片并联；电阻位于所述调制器芯片和接地电极之间，所述电阻与所述调制器芯片串联，用于与外部射频驱动器的阻抗匹配；第一金线连接所述调制器芯片与所述高速信号传输线及所述电容，第二金线连接所述调制器芯片与所述电阻；其中，所述第一金线的长度为L1，0.05毫米＜L1≤1毫米；或者，所述第一金线的长度L1≤0.05毫米；还包括一第一电感，第一电感的一端连接所述第一金线，第一电感的另一端经所述高速信号传输线连接所述电容；所述第一电感位于所述调制器芯片与所述电容之间；所述第一电感与所述调制器芯片串联。
[0010]在另一实施例中，所述第一电感的电感值在0.01nH到1nH之间。
[0011]在另一实施例中，所述第一电感的电感值在0.05nH到1nH之间。
[0012]在另一实施例中，所述第二金线的长度为L2，0.1毫米＜L2≤1毫米。
[0013]在另一实施例中，所述第二金线的长度L2≤0.1毫米；还包括一第二电感，第二电感的一端连接所述第二金线，第二电感的另一端连接所述电阻；所述第二电感位于所述调制器芯片与所述电阻之间；所述第二电感与所述探测器芯片串联。
[0014]在另一实施例中，所述第二电感的电感值在0.05nH到1nH之间。
[0015]在另一实施例中，所述第二电感的电感值在0.1nH到1nH之间。
[0016]在另一实施例中，所述调制器芯片为电吸收调制激光器。
[0017]在另一实施例中，所述第一金线的长度为L1，0.05毫米＜L1≤1毫米，所述第一金线产生的自感应电感在0.01nH到1nH之间；和/或所述第二金线的长度为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于高速率光信号产生的调制器芯片组件，其特征在于，包括：一调制器芯片；至少一根高速信号传输线，用于实现与外部电路的连接，将外部高速电信号与所述调制器芯片连接；至少一根地线；一电容，位于所述高速信号传输线与所述地线之间；所述电容的一端与所述高速信号传输线连接，另一端与所述地线连接；所述电容与所述调制器芯片并联；一电阻，位于所述调制器芯片和接地电极之间，所述电阻与所述调制器芯片串联，用于与外部射频驱动器的阻抗匹配；以及至少两段金线，第一金线连接所述调制器芯片与所述高速信号传输线及所述电容，第二金线连接所述调制器芯片与所述电阻；所述第一金线的长度为L1，0.05毫米＜L1≤1毫米；或者，所述第一金线的长度L1≤0.05毫米；还包括一第一电感，第一电感的一端连接所述第一金线，第一电感的另一端经所述高速信号传输线连接所述电容；所述第一电感位于所述调制器芯片与所述电容之间；所述第一电感与所述调制器芯片串联。2.根据权利要求1所述的用于高速率光信号产生的调制器芯片组件，其特征在于，所述第一电感的电感值在0.01nH到1nH之间。3.根据权利要求1所述的用于高速率光信号产生的调制器芯片组件，其特征在于，所述第一电感的电感值在0.05nH到1nH之间。4.根据权利要求1所述的用于高速率光信号产生的调制器芯片组件，...

【专利技术属性】
技术研发人员：方祖捷，王中和，
申请(专利权)人：欧润光电科技苏州有限公司，
类型：发明
国别省市：