VPX高速信号板通用测试装置制造方法及图纸

本发明专利技术公开的一种VPX高速信号板通用测试装置涉及测控通信等高速信号采集领域。本发明专利技术如果下述技术方案实现：采用通用计算模块作为星型交换的中心节点，通过连接器的X4的PCIe与核心处理模块连接完成控制功能，对核心处理模块的控制及状态检测和对外部测试仪器的控制和监控，核心处理模块与通用计算机模块进行交互，将接收到的信息发送给信号处理板进行处理，通过单板软件响应重用控制系统的命令，加载不同的功能选件；核心处理模块以三块并联的FPGA为核心，通过FPGA完成对控制命令的解析分发和信号数据流的传递，并与VPX背板的SRIO信号相连形成数据交互的SRIO数据传输网络，FPGA不定时点对点互相发送数据。不定时点对点互相发送数据。不定时点对点互相发送数据。

【技术实现步骤摘要】
VPX高速信号板通用测试装置


[0001]本专利技术涉及测控通信等高速信号采集领域，主要应用于数据链终端产品的测试设备、地面设备的开发集成。尤其是可以应用于航空航天和各种机载、舰载、飞行器载设备高速信号处理的VPX架构高性能信号处理测试装置。

技术介绍

[0002]随着测试技术的不断发展，数据传输带宽也越来越大。嵌入式信号处理平台对系统处理能力、数据吞吐能力和数据传输带宽的要求呈不断增长的趋势，传统的VME,CPCI等并行共享总线越来越难以适应嵌入式信号处理平台未来发展的需求。很多应用领域要求合成孔径雷达SAR具有实现实时成像的处理能力。要求数据处理器具有高的I/O吞吐能力、大的总线带宽以及足够强的运算能力。对于高分辨率SAR，分辨率的提高使得数据计算量和吞吐量成指数增长，加上为取得高分辨率进行的运动补偿和自聚焦处理，使得SAR的实时处理机方案设计及实现变得非常困难。以前的实时处理系统一般是基于共享总线(CPC I或VME)，造成数据传输的瓶颈，不得不牺牲分辨率来达到实时处理的需求。为解决这个问题，后来设计者加上单独的数据传输总线，采用点对点总线RACE++作为数据总线、VME作为控制总线，双总线设计一方面提高了设计的复杂度，另一方面也增加了系统的出错几率和维护难度。当前，提出了新的基于嵌入式系统的VPX标准，该标准有着极大的数据带宽，解决了数据传输的瓶颈问题。目前，以VPX为代表的高速串行总线正逐步取代VME,CPCI等并行共享总线，VPX以其先进的总线结构、优良的导冷抗震性能以及高速的传输带宽成为加固嵌入式平台的首选标准。当今基于VME总线雷达系统阵列中的每个系统处理器，都必须等待轮到该处理器获得总先后才能发送数据。这样不仅仅使处理器终止了对当前数据块的处理，同时还终止了处理器对输入数据的处理。
[0003]VPX高速信号采集处理卡是提供模拟信号的接入和处理的VPX嵌入式信号处理平台的核心板卡。这种基于3UVPX架构的高性能信号处理平台，板载2片多核DSP处理器、大容量DDR3缓存、大容量NandFlash存储器，具有4路千兆以太网口，支持TCP/IP协议，1路x4的SRIO连接至背板。该3U模块采用两片TI的KeyStone系列多核浮点/定点运算DSPTMS320C6678作为主处理单元，两片DSP之间通过Hyper进行高速互联，两片DSP的SRIO分别连接至背板，实现板与板之间的高速SRIO互联。VPX可以支持各种高速总线协议，如串行RapidIO，PCI-E，10G以太网，infiniband等。通过这些协议，可以与机箱内其他IO板或者CPU板形成高速通道。
[0004]VPX接口支持3U和6U两种形式的标准板卡。一般的6UVPX板卡上包含了1个公用连接器P0和6个自定义连接器P1-P6,P0完成控制功能，引脚包括了电源引脚、控制引脚和测试引脚，在系统模块级调试测试过程中，VPX通用信号处理模块需在整机装备之前，具备测试调试条件，完成模块级的状态确认，达到整机装备条件。必须解决底板上的VPX信号完整性，以避免互操作性问题，随着转向更高的串行波特率，这种问题将变得越来越严重。VPX系统通常部署在最恶劣的环境中，在连接器引脚区域中有数百个引脚，未正确插入的插针会导
致系统故障，需要在底板离开生产环境之前对其进行检测和修复。随着时间的推移，顺应针可能会因冲击和振动而损坏连接器和PCB。在PCB的保护表面上造成磨损，并可能短路到另一个铜部件。该插针可能会脱离连接器，并成为一个浮动物体，这可能会导致其他两个兼容插针之间发生短路。为了确保背板按设计运行和运行的最后阶段是生产和测试阶段。工程的几天、几周和几个月，信号完整性仿真、PCB设计和后期仿真都花费在调整PCB设计上，以实现最佳性能。如果连接器引脚未正确插入PCB孔中，则几个月的工程工作可能会很快推倒重来。处理高速VPX背板需要大量的专业知识。通用的VPX高速信号板测试装置用于产生各种激励信号和数字总线接口，对VPX通用信号处理模块进行自动化测试，接口和处理能力的性能评估，同时对模块输出的信号的参数进行检测、记录和分析，完成指标符合性分析，支撑波束合成测控系统整机调试和测试。

技术实现思路

[0005]针对上述工程测试的时间长和待测板卡接口种类多以及VPX信号完整性测试复杂度高等测试问题，本专利技术提供一种实现简单、磁兼容性好、通用性高、接口测试快速，具备功能覆盖，缺陷诊断，性能测试能力的VPX高速信号板通用测试装置，通用的VPX高速信号板测试装置。
[0006]本专利技术的上述目的可以通过以下措施来达到，一种VPX高速信号板通用测试装置，包括：插接在机箱内VPX背板VPX插槽上的通用计算机模块和核心处理模块，其特征在于：通用计算模块作为星型交换的中心节点，通过公用连接器P0和P1-P6个自定义连接器P1连接器的X4的PCIe与核心处理模块连接完成控制功能，对核心处理模块的控制及状态检测和对外部测试仪器的控制和监控，核心处理模块与通用计算机模块进行交互，将接收到的信息发送给信号处理板进行处理，通过单板软件响应重用控制系统的命令，加载不同的功能选件；核心处理模块以三块并联的现场可编程门阵列FPGA为核心，通过FPGA完成对控制命令的解析分发和信号数据流的传递，并与VPX背板的SRIO信号相连形成数据交互的SRIO数据传输网络，FPGA不定时点对点互相发送数据，使用上位机单板软件对信号处理板卡进行测试，对待测VPX通用信号处理模块、VPX板卡的高速串行计算机扩展总线PCIE、显卡GTX、离散线、光模块、时钟管理功能、以太网交换功能、网口性能、低电压差分信号LVDS逻辑总线、面向串行背板、DSP和相关串行数据平面连接应用的串行RapidIO接口并基于包交换的高速互联技术SRIO的功能性能指标进行自动化测试，同时对模块输出的信号的参数进行检测、记录和分析，完成指标符合性分析和接口和处理能力的性能评估。
[0007]本专利技术相比于现有技术的有益效果是：实现简单、磁兼容性好、通用性高。本专利技术采样通用计算机模块、核心处理模块、VPX背板三部分统构成VPX高速信号板通用测试装置，将通用计算机模块、核心处理模块插在符合OpenVPX标准机箱内背板的VPX插槽上，支持7个板位，电源专用板位，利用通用计算机模块提供操作友好，易于使用的用户界面，通过人机交互界面完成和待测VPX板卡的PCIE、GTX、离散线、光模块、时钟管理功能、以太网交换功能、网口性能、LVDS、SRIO等的功能性能指标进行测试，能够完成对于用户选件的授权核对以及选件的加载控制等，具备功能覆盖，缺陷诊断，性能测试能力，改善工作效率的同时，可以极大的快速提高产品成熟度。主机板板位和5个功能板板位。
[0008]灵活度高。本专利技术将主要由高新能处理计算机加上一些通用扩展接口组成通用计算模块作为星型交换的中心节点，通过P1连接器的X4的PCIe与核心处理模块完成和VPX2-7人机交互界面的能够完成对核心处理模块的控制及状态检测，完成对外部测试仪器的控制和监控，以及完成对于用户选件的授权核对以及选件的加载控制等灵本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种VPX高速信号板通用测试装置，包括：插接在机箱内VPX背板VPX插槽上的通用计算机模块和核心处理模块，其特征在于：通用计算模块作为星型交换的中心节点，通过公用连接器P0和P1-P6个自定义连接器P1连接器的X4的PCIe与核心处理模块连接完成控制功能，对核心处理模块的控制及状态检测和对外部测试仪器的控制和监控，核心处理模块与通用计算机模块进行交互，将接收到的信息发送给信号处理板进行处理，通过单板软件响应重用控制系统的命令，加载不同的功能选件；核心处理模块以三块并联的现场可编程门阵列FPGA为核心，通过FPGA完成对控制命令的解析分发和信号数据流的传递，并与VPX背板的SRIO信号相连形成数据交互的SRIO数据传输网络，FPGA不定时点对点互相发送数据，使用上位机单板软件对信号处理板卡进行测试，对待测VPX通用信号处理模块、VPX板卡的高速串行计算机扩展总线PCIE、显卡GTX、离散线、光模块、时钟管理功能、以太网交换功能、网口性能、低电压差分信号LVDS逻辑总线、面向串行背板、DSP和相关串行数据平面连接应用的串行RapidIO接口并基于包交换的高速互联技术SRIO的功能性能指标进行自动化测试，同时对模块输出的信号的参数进行检测、记录和分析，完成指标符合性分析和接口和处理能力的性能评估。2.如权利要求1所述的VPX高速信号板通用测试装置，其特征在于：核心处理单元提供高速、资源丰富的可编程芯片组构造测试激励、比对结果数据。3.如权利要求1所述的VPX高速信号板通用测试装置，其特征在于：核心处理单元上的单板软件加载算法验证及芯片原型验证程序，响应重用控制系统的命令，通过核心处理子系统和接口转换子系统之间提供的GTX/GTH/LVDS高速连接接口，加载不同的功能选件与通用计算机模块进行交互。4.如权利要求1所述的VPX高速信号板通用测试装置，其特征在于：核心处理单元上还有丰富的时钟处理资源，由锁相环PLL为任意接口单元提供不同频率和要求的时钟。5.如权利要求4所述的VPX高速信号板通用测试装置，其特征在于：时钟控制单元是一种可变组件，用于配合时钟处理部分，产生多种丰富的时钟频点。6.如权利要求1所述的VPX高速信号板通用测试装置...

【专利技术属性】
技术研发人员：方科，邵永杰，吴江，张晓波，唐洪军，刘盛利，
申请(专利权)人：西南电子技术研究所中国电子科技集团公司第十研究所，
类型：发明
国别省市：