一种硅基背照PIN器件结构的制备方法技术

本发明专利技术公开一种硅基背照PIN器件结构的制备方法，包括以下步骤：取基片、清洗基片、P+光刻、注入、P+主扩、外延层生长、初始氧化、P阱光刻、注入与推阱、N环光刻与注入、P隔离光刻、注入与推阱、N

【技术实现步骤摘要】
一种硅基背照PIN器件结构的制备方法


[0001]本专利技术涉及半导体光电
，具体是一种硅基背照PIN器件结构的制备方法。

技术介绍

[0002]耗尽型光电探测器PIN光电二极管经常被使用在激光方位探测中，之所以这种器件叫做PIN 光电二极管，主要就是因为有一层本征层（I 层）在P
--
N结之间。
[0003]PIN结构光电探测器具有高灵敏度和高分辨率、低功耗、响应速度快等特点，广泛应用于光通信、其他快速光电自动控制装备系统领域；PIN光敏二极管由于其结构的优越性和良好的光电响应特性,在光通信、光测距、光度测量及光电控制等方面有着重要的应用。
[0004]为了更好地改善波长范围和频响，往往对控制本征层的厚度进行有效地控制，这样减少其和反偏压下耗尽层宽度的差距。器件的灵敏度和频响在很大程度上取决于PIN光电二极管中的本征层。这主要是因为本征层和P区N区比较是高阻区，本征层是反向偏压比较集中的区域，也正是因为如此，高电场区就在这个区间形成，而高电场区的电阻大，故而减小了暗电流。本征层引入之后能够加大耗尽层区，因此光电转换的有效区域得以增加，从而明显提高了其灵敏性。
[0005] P区非常薄，加之本征层的作用，所以在本征层内入射光子就能都被吸收，这样也就形成了电子
--
空穴对。在强电场作用下，光生载流子加速运动，这就缩短了截流子的渡越时间。由于加宽了耗尽层，导致结电容C
d 减小，从而电容时间常数也相应地减小，这样就使光电二极管的频响得到了很好地改善。若是光电二极管的性能良好，则其一般会有10-10
s量级的扩散与漂移时间，故而电路时间常数是影响光电二极管频响的主因，一般来讲，光电二极管的结电容通常为几个皮法。如果将反向偏压适当增大的话，还会使减小。为了得到高响应频率性能，在实际的应用中，需要注意的就是合理选择负载电阻 。
[0006]目前，诸多PIN光电探测器件得到了广泛应用，现有的PIN光电探测器都是前照式，通过各组件组装而成，体积大，已经不能适应复杂环境下的应用。

技术实现思路

[0007]本专利技术的目的在于提供一种硅基背照PIN器件结构的制备方法，该方法通过背照PIN结构植球压焊方式将PIN光电探测器组件体积至少减小三分之二，实现PIN光电探测器P+与N+处于横向互连，基于背照PIN结构，完成了PIN结构光电探测器系统集成一体化，同时满足光电性能要求。
[0008]本专利技术解决其技术问题所采用的技术方案是：一种硅基背照PIN器件结构的制备方法，包括以下步骤：S1、取P型硅晶圆片作为基片；S2、清洗基片，去除基片表面污垢；S3、通过光刻工艺在基片正面进行P+光刻；S4、在P+光刻区域进行P+离子注入；
S5、通过氧化扩散进行P+离子主扩；S6、在基片表面生长外延层；S7、在外延层表面进行初始氧化，得到氧化层；S8、通过光刻工艺进行P阱光刻，P阱光刻位置与P+光刻位置相对应；S9、在P阱光刻位置进行P阱注入与推阱；S10、通过光刻工艺进行N环光刻，形成N保护环区图形；S11、通过离子注入技术进行N环注入；S12、通过光刻工艺进行P隔离光刻，形成P隔离区图形；S13、在P隔离区进行P隔离注入与推进；S14、通过光刻工艺进行N-光敏区光刻，形成N-光敏区图形；S15、进行N-光敏区注入与N-氧化；S16、通过光刻工艺进行孔光刻，形成引线孔图形；S17、正面金属化，利用溅射和光刻工艺，在引线孔图形位置形成铝引线，实现器件结构的自连与互连；S18、对基片背面进行减薄；S19、在基片背面沉积抗反射膜；S20、对背面金属化处理，将光敏区进行四象限隔离，得到所述硅基背照PIN器件。
[0009]进一步的，步骤S1基片选择为P型（100）6寸硅晶圆片，电阻率为8Ω.cm~13Ω.cm,厚度675μm
±
15μm。
[0010]进一步的，步骤S3所述P+光刻按照以下步骤执行：S31、匀胶，选用正性光刻胶，先在硅片表面用HMDS进行增粘处理，然后旋转涂胶，胶厚(1.0
±
0.1)μm；S32、前烘，将涂覆好光刻胶的硅片放热板上，温度设置为(100
±
5)℃，时间为1min；S33、曝光，用光刻掩模版在光刻机上进行图形套准曝光，套准精度为
±
0.5μm；S34、显影，显影温度20
±
)℃；显影时间1
±
0.1min；去离子水冲洗离心干燥，去离子水电阻率≥18MΩ.cm；S35、后烘，将显影后的硅片放入充氮烘箱中，温度120
±
5℃，时间为30
±
2min。
[0011]进一步的，步骤S4所述P+离子注入利用离子注入技术,注入剂量为3E15的硼杂质，注入能量为70Kev。
[0012]进一步的，步骤S15所述N-光敏区注入利用离子注入技术,注入剂量为7E12的P
31＋
杂质,注入能量为250Kev。
[0013]进一步的，步骤S18将基片减薄至200μm
±
10μm。
[0014]本专利技术的有益效果是，将传统的PIN光电探测器组件大体积组装进行微系统化集成，通过背照PIN结构植球压焊方式将PIN光电探测器组件体积至少减小三分之二，实现PIN光电探测器P+与N+处于横向互连，基于背照PIN结构，完成了PIN结构光电探测器系统集成一体化，同时其光电性能参数满足设计要求。
附图说明
[0015]下面结合附图和实施例对本专利技术进一步说明：
图1是本专利技术步骤S1的示意图；图2是本专利技术步骤S3的示意图；图3是本专利技术步骤S4与S5的示意图；图4是本专利技术步骤S6的示意图；图5是本专利技术步骤S7的示意图；图6是本专利技术步骤S8的示意图；图7是本专利技术步骤S9的示意图；图8是本专利技术步骤S10与S11的示意图；图9是本专利技术步骤S12的示意图；图10是本专利技术步骤S13的示意图；图11是本专利技术步骤S14的示意图；图12是本专利技术步骤S15的示意图；图13是本专利技术步骤S16的示意图；图14是本专利技术步骤S17的示意图；图15是本专利技术步骤S18的示意图；图16是本专利技术步骤S19的示意图；图17是本专利技术步骤S20的示意图。
具体实施方式
[0016]本专利技术提供一种硅基背照PIN器件结构的制备方法，包括以下步骤：S1、如图1所示，取P型硅晶圆片作为基片1；选择P型（100）6寸硅晶圆片，电阻率为8Ω.cm～13Ω.cm,厚度675μm
±
15μm；S2、清洗基片1，去除基片表面污垢；采用标准RCA清洗，可以有效的去除晶圆表面的杂质污染物，可以有效的提高晶圆氧化层质量；RCA清洗过程中化学试剂的配比与环境温度：1、名称：SC－1，RCA-1，化学成分：NH4OH：H2O2:H2O，配比：1：2：12.5，65℃；2、名称：SC－2，RCA-2，化学成分：HCL：H2O2:H2O，配比：1：2：12.5，65℃；3、名称：SPM，化本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种硅基背照PIN器件结构的制备方法，其特征在于，包括以下步骤：S1、取P型硅晶圆片作为基片；S2、清洗基片，去除基片表面污垢；S3、通过光刻工艺在基片正面进行P+光刻；S4、在P+光刻区域进行P+离子注入；S5、通过氧化扩散进行P+离子主扩；S6、在基片表面生长外延层；S7、在外延层表面进行初始氧化，得到氧化层；S8、通过光刻工艺进行P阱光刻，P阱光刻位置与P+光刻位置相对应；S9、在P阱光刻位置进行P阱注入与推阱；S10、通过光刻工艺进行N环光刻，形成N保护环区图形；S11、通过离子注入技术进行N环注入；S12、通过光刻工艺进行P隔离光刻，形成P隔离区图形；S13、在P隔离区进行P隔离注入与推进；S14、通过光刻工艺进行N-光敏区光刻，形成N-光敏区图形；S15、进行N-光敏区注入与N-氧化；S16、通过光刻工艺进行孔光刻，形成引线孔图形；S17、正面金属化，利用溅射和光刻工艺，在引线孔图形位置形成铝引线，实现器件结构的自连与互连；S18、对基片背面进行减薄；S19、在基片背面沉积抗反射膜；S20、对背面金属化处理，将光敏区进行四象限隔离，得到所述硅基背照PIN器件。2.根据权利要求1所述的一种硅基背照PIN器件结构的制备方法，其特征在于，步骤S1基片选择为P型（100）6寸硅晶圆片，电阻率为8Ω.cm~13Ω.cm,厚度675μm
±
15μm。3.根据权利要求1所述的一种硅基背照PIN器件结构的制备方法，其...

【专利技术属性】
技术研发人员：丁继洪，孙小进，刘中梦雪，赵建强，丁艳丽，
申请(专利权)人：华东光电集成器件研究所，
类型：发明
国别省市：