印刷配线板的制造方法技术

本发明专利技术提供一种绝缘性基材上具有电路图案的印刷配线板的制造方法，其特征在于，具有：在绝缘性基材(A)上形成0.01～0.5g/m

【技术实现步骤摘要】
【国外来华专利技术】印刷配线板的制造方法
本专利技术涉及印刷配线板的制造方法。
技术介绍
近年来，伴随电子设备制品的小型化、轻量化要求，需要印刷配线板(膜)的薄型化和电路配线的高精细化。以往，作为制造电路配线的方法，广泛采用的是减成法：在绝缘性基材上形成的铜层的表面形成电路图案形状的蚀刻抗蚀剂，通过对电路不需要的部分的铜层进行蚀刻，形成铜配线。然而，减成法中，配线下端部分的铜容易残留，如果配线间距由于电路配线的高密度化而缩小，则有短路、缺乏配线间的绝缘可靠性等问题。此外，如果出于防止短路的目的、为了提高绝缘可靠性而使蚀刻进一步进行，则有蚀刻液钻入抗蚀剂下部而发生侧蚀，结果配线宽度方向会变细的问题。尤其是配线密度不同的区域混合存在的情况下，还有存在于配线密度低的区域的微细配线在进行蚀刻时会消失等问题。进一步，通过减成法得到的配线的截面形状不呈矩形，而是呈梯形、三角形等基材侧的下端宽的形状，因而形成厚度方向上宽度不同的配线，作为电传输通路也有问题。为了解决这些课题，作为制作微细配线电路的方法，提出了半加成法。半加成法中，绝缘性基材上形成有导电性种子层，在该种子层上的非电路形成部形成镀覆抗蚀剂。通过导电性种子层利用电镀形成配线部后，将抗蚀剂剥离，将非电路形成部的种子层去除，从而形成微细配线。根据该方法，因为使镀覆沿着抗蚀剂的形状析出，所以能够使配线的截面形状成为矩形，此外，因为能够与图案疏密无关地使目标宽度的配线析出，所以适合于微细配线的形成。半加成法中，已知通过使用钯催化剂的无电解镀铜、无电解镀镍而在绝缘性基材上形成导电性种子层的方法。这些方法中，例如在使用积层膜的情况下，为了确保膜基材与铜镀覆膜的密合性，会进行被称为去钻污粗化的使用高锰酸等强试剂的基材表面粗化，通过从所形成的空隙中形成镀覆膜，利用锚定效应确保绝缘性基材与镀覆膜的密合性。但是，如果将基材表面粗化，则难以形成微细配线，此外，还存在高频传输特性劣化等问题。因此，虽然在研究减小粗化程度，但在粗化低的情况下，存在无法获得所形成的配线与基材间的必需的密合强度的问题。另一方面，也已知在聚酰亚胺膜上实施无电解镀镍而形成导电种子的技术。这种情况下，通过将聚酰亚胺膜浸渍在强碱中，使表层的酰亚胺环开环而使膜表面亲水性化，同时，形成水可浸透的改性层，使钯催化剂浸透至该改性层中而进行无电解镀镍，从而形成镍的种子层(例如，参照专利文献1。)。本技术中，通过从聚酰亚胺最外层的改性层形成镍镀层而获得密合强度，但该改性层处于使酰亚胺环开环的状态，因此存在膜表层成为物理上、化学上弱的结构的问题。而作为不形成表面粗化或不在表层形成改性层的方法，也已知通过溅射法在绝缘性基材上形成镍或钛等导电性种子的方法(例如参照专利文献2。)。该方法虽然能够在不使基材表面粗化的情况下形成种子层，但存在以下等问题：需要使用昂贵的真空装置，需要大的早期投资，基材尺寸、形状是有限制的，是生产率低的复杂工序。作为解决溅射法的问题的方法，提出了利用含有金属粒子的导电性油墨的涂层作为导电性种子层的方法(例如，参照专利文献3。)。该技术中公开了以下技术：在由膜或片形成的绝缘性基材上，涂布分散有具有1～500nm粒径的金属粒子的导电性油墨，进行热处理，从而使前述所涂布的导电性油墨中的金属粒子作为金属层固着在绝缘性基材上而形成导电种子层，进而在该导电种子层上进行镀覆。专利文献3中提出通过半加成法形成图案，如上所述，该方法中，通过导电性种子层利用电镀形成配线部后，将抗蚀剂剥离，将非电路形成部的种子层去除，从而形成微细配线。然后用蚀刻液将种子层去除时，存在通过电镀形成的导体电路也同时被蚀刻，电路宽度、配线厚度减小这样的问题。尤其在种子层的金属种类与导体电路的金属种类为同一种的情况下，在将非电路形成部的种子层去除时，导体电路部也同时被蚀刻，电路宽度、配线厚度的减小变得显著。此外，在非电路形成部的种子层为由金属粒子构成的层的情况下，存在更容易被蚀刻的倾向，还存在种子层部分被过度蚀刻而引起底切(undercut)、导体电路与基材剥离的问题。现有技术文献专利文献专利文献1：国际公开第2009/004774号专利文献2：日本特开平9-136378号公报专利文献3：日本特开2010-272837号公报
技术实现思路
专利技术所要解决的课题本专利技术所要解决的课题在于，提供一种印刷配线板的制造方法，其无需利用铬酸、高锰酸进行表面粗化，无需利用碱形成表面改性层等，且不使用真空装置，即可具有基材与导体电路的高密合性，获得底切少、作为电路配线具有良好的矩形截面形状的配线。用于解决课题的方法为了解决上述课题，本专利技术人等进行了深入研究，结果发现了以下印刷配线板的制造方法，从而完成了本专利技术：通过在绝缘性基材上形成含有特定量的银粒子的银粒子层、在该银粒子层上形成电路图案抗蚀剂而通过镀覆法形成导体电路后，将抗蚀剂剥离、用蚀刻液将非电路形成部的银粒子层去除，从而不进行表面粗化处理就能够获得具有高的密合性的电路配线，不使用真空设备就能够获得底切少、矩形截面形状良好的配线。即，本专利技术提供一种绝缘性基材上具有电路图案的印刷配线板的制造方法，其特征在于，具有：在绝缘性基材(A)上形成0.01～0.5g/m2范围的银粒子层(M1)的工序1，在前述银粒子层(M1)上形成电路形成部的抗蚀剂被去除了的图案抗蚀剂的工序2，通过镀覆法形成导体电路层(M2)的工序3，将图案抗蚀剂剥离、用蚀刻液将非电路形成部的银粒子层(M1)去除的工序4。此外，本专利技术提供一种绝缘性基材上具有电路图案的印刷配线板的制造方法，其特征在于，具有：在绝缘性基材(A)上形成底漆层(B)后在底漆层(B)上形成0.01～0.5g/m2范围的银粒子层(M1)的工序1’，在前述银粒子层(M1)上形成电路形成部的抗蚀剂被去除了的图案抗蚀剂的工序2，通过镀覆法形成导体电路层(M2)的工序3，将图案抗蚀剂剥离、用蚀刻液将非电路形成部的银粒子层(M1)去除的工序4。专利技术效果通过本专利技术的印刷配线板的制造方法，不使用真空装置就能够制造在各种平滑基材上具有高密合性、良好的矩形截面形状的电路配线的印刷配线板。因此，通过使用本专利技术的技术，能够以低成本提供各种形状、尺寸的高密度、高性能的印刷配线板，在印刷配线领域的产业利用性高。此外，通过本专利技术的印刷配线板的制造方法制造的印刷配线板不仅能够用于通常的印刷配线板，还能够用于基材表面具有图案化的金属层的各种电子构件，例如也可应用于连接器、电磁屏蔽、RFID等天线、薄膜电容器等。进一步，本专利技术的印刷配线板的制造方法还可以用于在各种形状、尺寸的基材上具有图案化的金属层的装饰镀覆用途。具体实施方式本专利技术为一种绝缘性基材上具有电路图案的印刷配线板的制造方法，其特征在于，具有：在绝缘性基材(A)上形成0.01～0.5g/m2范围的银粒子层(M1)的工序1，在前述银粒子层(M1)上形成电路形成部的抗蚀剂被去除了的图案抗蚀剂的工序2，通过镀覆法形成导体电路层(M2)的工序3，将图案抗蚀剂剥离本文档来自技高网...

【技术保护点】
1.一种绝缘性基材上具有电路图案的印刷配线板的制造方法，其特征在于，具有：/n在绝缘性基材(A)上形成0.01～0.5g/m

【技术特征摘要】
【国外来华专利技术】20180626 JP 2018-1209751.一种绝缘性基材上具有电路图案的印刷配线板的制造方法，其特征在于，具有：
在绝缘性基材(A)上形成0.01～0.5g/m2范围的银粒子层(M1)的工序1，
在所述银粒子层(M1)上形成电路形成部的抗蚀剂被去除了的图案抗蚀剂的工序2，
通过镀覆法形成导体电路层(M2)的工序3，
将图案抗蚀剂剥离、用蚀刻液将非电路形成部的银粒子层(M1)去除的工序4。


2.一种绝缘性基材上具有电路图案的印刷配线板的制造方法，其特征在于，具有：
在绝缘性基材(A)上形成底漆层(B)后在底漆层(B)上形成0.01～0.5g/m2范围的银粒子层(M1)的工序1’，
在所述银粒子层(M1)上形成电路形成部的抗蚀剂被去除了的图案抗蚀剂的工序2，
通过镀覆法形成导体电路层(M2)的工序3，
将图案抗蚀剂剥离、用蚀刻液将非电路形成部的银粒子层(M1)去除的工序4。


3.根据权利要求1或2所述的印刷配线板的制造方法，所述镀覆法为无电解镀覆。


4.根据权利要求1或2所述的印刷配线板的制造方法，所述镀覆法为无电解...

【专利技术属性】
技术研发人员：深泽宪正，白发润，富士川亘，村川昭，
申请(专利权)人：DIC株式会社，
类型：发明
国别省市：日本;JP