一种调节接收灵敏度的射频芯片系统技术方案

本申请实施例公开了一种调节接收灵敏度的射频芯片系统，包括：用于存储接收信号数字量的延时寄存器组合、用于对接收信号数字量进行累加运算的加法器电路组合以及用于将累加的接收信号的RSSI值与预设的判决门限阈值进行比较判断的数字判决器；所述延时寄存器组合、所述加法器电路组合以及所述数字判决器连接。采用本申请调节接收灵敏度的射频芯片系统，能够在不同场景下使用同一颗芯片实现调节接收不同强度的信号，便于提高高速路分段收费的成功率，减少了由于漏扣费造成的经济损失。

【技术实现步骤摘要】
一种调节接收灵敏度的射频芯片系统
本申请实施例涉及智能物联网通信
，具体涉及一种调节接收灵敏度的射频芯片系统。
技术介绍
随着科学技术的快速发展，自动电子收费系统(ETC，ElectronicTollCollection)逐渐完善成熟，在汽车交通收费领域得到越来越广泛的应用。全自动电子不停车收费系统是用于公路、大桥和隧道的电子自动收费系统，其采用车辆自动识别技术完成车辆与收费站之间的无线数据通讯，进行车辆自动感应识别和相关收费数据的交换，基于计算机网络进行收费数据的处理，实现不停车、不设收费窗口也能实现全自动电子收费系统。目前，在电子不停车收费系统ETC领域，通常面临着两个应用场景，一个是汽车在高速公路出入口过程，另一个是汽车在高速公路正常行驶过程中。由于这两个场景中的车速通常不同，比如在出入口时，车速普遍在30Km/h以内，而在高速公路内正常行驶时大多数都大于80Km/h。在这两个应用场景中，对于芯片接收灵敏度的需求通常也是不一样的，实现在出入口的时候往往需要降低接收灵敏度，来防止跟车，而在高速路上由于车速过快，往往灵敏度不够高，导致交易成功率下降，现有技术中通常芯片可调节的灵敏度只有5～7dB，不满足30dB的需求。为了解决上述技术问题，现有技术中需要使用至少两种能够接收不同信号强度的射频芯片进行工作，比如是OBU(OnBoardUnit)和CPC(CompoundPassCard)。然而，该种设计方式的实现过程较为复杂且提高了使用成本，增加了电量消耗。因此，如何基于单一的芯片实现信号接收灵敏度的调节成为本领域技术人员研究的重点。
技术实现思路
为此，本申请实施例提供一种调节接收灵敏度的射频芯片系统，以解决现有技术中存在的射频芯片无法实现信号接收强度的调节，使得在高速路不同路段收费的成功率较低的问题。为了实现上述目的，本申请实施例提供如下技术方案：第一方面，本申请实施例提供一种调节接收灵敏度的射频芯片系统，包括：用于存储接收信号数字量的延时寄存器组合、用于对接收信号数字量进行累加运算的加法器电路组合以及用于将累加的接收信号的RSSI值与预设的判决门限阈值进行比较判断的数字判决器；所述延时寄存器组合、所述加法器电路组合以及所述数字判决器连接。进一步的，所述延时寄存器组合包括：第一延时寄存器、第二延时寄存器、第三延时寄存器、第四延时寄存器、第五延时寄存器以及第六延时寄存器；所述第一延时寄存器、所述第二延时寄存器、所述第三延时寄存器、所述第四延时寄存器、所述第五延时寄存器以及所述第六延时寄存器之间依次连接。进一步的，所述加法器电路组合包括：第一加法器电路、第二加法器电路、第三加法器电路、第四加法器电路以及第五加法器电路；所述第一加法器电路、所述第二加法器电路、所述第三加法器电路、所述第四加法器电路以及所述第五加法器电路之间依次连接。进一步的，所述第一延时寄存器、所述第二延时寄存器、所述第三延时寄存器、所述第四延时寄存器、所述第五延时寄存器以及所述第六延时寄存器分别通过第二输出端与所述第一加法器电路、所述第二加法器电路、所述第三加法器电路、所述第四加法器电路以及所述第五加法器电路的其中一个输入端连接。进一步的，所述第五加法器电路的输出端与所述数字判决器的输入端连接。进一步的，所述的调节接收灵敏度的射频芯片系统，还包括用于将输入信号转换为接收信号数字量的模数转换电路。采用本申请所述的调节接收灵敏度的射频芯片系统，能够在不同场景下使用同一颗芯片实现调节接收不同强度的信号，便于提高高速路分段收费的成功率，减少了由于漏扣费造成的经济损失，从而提高了用户的使用体验。附图说明为了更清楚地说明本申请的实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是示例性的，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图引申获得其它的实施附图。图1为本申请实施例提供的一种调节接收灵敏度的射频芯片系统的结构示意图；图2为本申请实施例提供的一种射频芯片系统的结构示意图；其中，101为第一延时寄存器，102为第二延时寄存器，103为第三延时寄存器，104为第四延时寄存器，105为第五延时寄存器，106为第六延时寄存器，107为第一加法器电路，108为第二加法器电路，109为第三加法器电路，110为第四加法器电路，111为第五加法器电路，112为数字判决器。具体实施方式以下由特定的具体实施例说明本申请的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本申请的其他优点及功效，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。下面基于本申请所述的一种调节接收灵敏度的射频芯片系统，对其实施例进行详细描述。如图1所示，其为本申请实施例提供的一种调节接收灵敏度的射频芯片系统的结构示意图，具体实现过程包括以下部分：用于存储接收信号数字量的延时寄存器组合、用于对接收信号数字量进行累加运算的加法器电路组合以及用于将累加的接收信号的RSSI值(接收信号强度值)与预设的判决门限阈值进行比较判断的数字判决器112；所述延时寄存器组合、所述加法器电路组合以及所述数字判决器112之间连接，所述判决门限阈值是指允许接收的信号强度值，其可根据需要进行调节设定。其中，所述延时寄存器组合至少包括：第一延时寄存器101、第二延时寄存器102、第三延时寄存器103、第四延时寄存器104、第五延时寄存器105以及第六延时寄存器106；所述第一延时寄存器101、所述第二延时寄存器102、所述第三延时寄存器103、所述第四延时寄存器104、所述第五延时寄存器105以及所述第六延时寄存器106之间依次连接。具体连接方式如图1所示，所述第一延时寄存器101的第一输出端1与所述第二延时寄存器102的输入端连接，所述第二延时寄存器102的第一输出端1与所述第三延时寄存器103的输入端连接，所述第三延时寄存器103的第一输出端1与所述第四延时寄存器104输入端连接，所述第四延时寄存器104的第一输出端1与所述第五延时寄存器105的输入端连接，所述第五延时寄存器105的第一输出端1与所述第六延时寄存器106的输入端连接，在此不再详细赘述。所述加法器电路组合至少包括：第一加法器电路107、第二加法器电路108、第三加法器电路109、第四加法器电路110以及第五加法器电路111。所述第一加法器电路107、所述第二加法器电路108、所述第三加法器电路109、所述第四加法器电路110以及所述第五加法器电路111之间依次连接，具体连接方式如图1所示，在此不再详细赘述。进一步的，所述第一延时寄存器101、所述第二延时寄存器102、所述第三延时寄存器103、所述第四延时寄存器104、所述第五延时寄存器105以及所述第六延时寄存器1本文档来自技高网...

【技术保护点】
1.一种调节接收灵敏度的射频芯片系统，其特征在于，包括：用于存储接收信号数字量的延时寄存器组合、用于对接收信号数字量进行累加运算的加法器电路组合以及用于将累加的接收信号的RSSI值与预设的判决门限阈值进行比较判断的数字判决器；所述延时寄存器组合、所述加法器电路组合以及所述数字判决器连接。/n

【技术特征摘要】
1.一种调节接收灵敏度的射频芯片系统，其特征在于，包括：用于存储接收信号数字量的延时寄存器组合、用于对接收信号数字量进行累加运算的加法器电路组合以及用于将累加的接收信号的RSSI值与预设的判决门限阈值进行比较判断的数字判决器；所述延时寄存器组合、所述加法器电路组合以及所述数字判决器连接。


2.根据权利要求1所述的调节接收灵敏度的射频芯片系统，其特征在于，所述延时寄存器组合包括：第一延时寄存器、第二延时寄存器、第三延时寄存器、第四延时寄存器、第五延时寄存器以及第六延时寄存器；所述第一延时寄存器、所述第二延时寄存器、所述第三延时寄存器、所述第四延时寄存器、所述第五延时寄存器以及所述第六延时寄存器之间依次连接。


3.根据权利要求2所述的调节接收灵敏度的射频芯片系统，其特征在于，所述加法器电路组合包括：第一加法器电路、第二加法器电路、第三加法器电路...

【专利技术属性】
技术研发人员：石雄书，
申请(专利权)人：深圳复芯微科技有限公司，
类型：新型
国别省市：广东;44