【技术实现步骤摘要】
【国外来华专利技术】内存处理单元政府提供资金本专利技术是在国家科学基金会拨款的授权号CCF-1617315的政府支持下完成的。政府拥有本专利技术的某些权利。
本公开涉及采用电阻式存储器件阵列执行计算。
技术介绍
本部分提供与本公开有关的背景信息，其不一定是现有技术。历史上，计算技术的进步主要是由遵循摩尔定律的CMOS晶体管缩放驱动的，其中新一代器件更小，更快，更便宜，从而导致电路和系统的功能更加强大。但是，常规缩放面临着重大的技术挑战和基本限制。此外，传统的计算架构最初并不是为处理现代应用程序而设计的，例如认知处理、人工智能、大数据分析和边缘计算。近来，正在寻求新的器件、电路和架构来满足当前和未来的计算需求，在这些需求中，非常需要内存和逻辑的紧密集成以及并行处理。为此，新兴的电阻式存储技术，例如RRAM、STT-MRAM和PCRAM，作为未来存储器和计算应用的有前途的候选者已引起了广泛的兴趣。除了在数据存储应用中具有巨大吸引力之外，电阻器件还提供了实现与常规计算系统不同的高效内存内计算架构的潜力。对于典型的存储器...
【技术保护点】
1.一种用于执行乘积累加(MAC)运算并计算向量矩阵乘法的内存内计算系统，包括：/n以列和行布置的电阻式存储器件阵列，使得所述阵列的每一行中的电阻式存储器件通过各自的字线互连，所述阵列的每一列中的电阻式存储器件通过各自的位线互连，所述电阻式存储器件阵列中的每个电阻式存储器件具有关联的阈值电压，并配置为在其中存储数据值作为电阻值；以及/n接口电路，其电耦合到所述电阻式存储器件阵列的每个位线，并且与所述电阻式存储器件阵列协同操作，以计算施加到字线集的输入与存储在所述电阻式存储器件阵列中的数据值之间的向量矩阵乘法，其中所述接口电路针对每个位线：/n响应于所述输入被施加到给定字线而...
【技术特征摘要】
【国外来华专利技术】20180522 US 15/986,3471.一种用于执行乘积累加(MAC)运算并计算向量矩阵乘法的内存内计算系统，包括：
以列和行布置的电阻式存储器件阵列，使得所述阵列的每一行中的电阻式存储器件通过各自的字线互连，所述阵列的每一列中的电阻式存储器件通过各自的位线互连，所述电阻式存储器件阵列中的每个电阻式存储器件具有关联的阈值电压，并配置为在其中存储数据值作为电阻值；以及
接口电路，其电耦合到所述电阻式存储器件阵列的每个位线，并且与所述电阻式存储器件阵列协同操作，以计算施加到字线集的输入与存储在所述电阻式存储器件阵列中的数据值之间的向量矩阵乘法，其中所述接口电路针对每个位线：
响应于所述输入被施加到给定字线而接收输出；
将所述输出与阈值进行比较；以及
当所述输出超过所述阈值时，递增为每个位线维持的计数，使得给定位线的所述计数表示在由所述给定位线和所述给定字线互连的所述电阻式存储器件的所述输入和电导之间执行的所述MAC运算。
2.根据权利要求1所述的内存内计算系统，其中施加到所述给定字线的所述输入是作为脉冲施加到所述给定字线的电压，并且其中每个位线的所述输出是电流值。
3.根据权利要求2所述的内存内计算系统，其中所述输入是一系列脉冲，并且其中所述一系列脉冲的总和表示非二进制值。
4.根据权利要求1所述的内存内计算系统，其中所述输入被顺序地施加到每个字线。
5.根据权利要求1所述的内存内计算系统，还包括电耦合到每个字线的解码器，其中所述解码器被配置为将所述输入施加到每个字线。
6.根据权利要求1所述的内存内计算系统，还包括多个比较器，其中所述多个比较器中的每个比较器电耦合至相应的位线，并且其中各自的比较器从所述相应的位线接收所述输出，并将所述输出和与所述各自的比较器相关联的阈值进行比较。
7.根据权利要求6所述的内存内计算系统，还包括多个计数器，其中所述多个计数器中的每个计数器电耦合至相应的比较器，并且响应于所述输出超过与所述各自的比较器相关联的所述阈值，而递增各自的计数器的计数。
8.根据权利要求1所述的内存内计算系统，其中所述电阻式存储器件阵列中的每个器件存储电阻值和电导值中的至少一个，并且其中所述电阻值和所述电导值中的至少一个是在所述电阻式存储器件阵列的列中表示的潜在特征的元素。
9.根据权利要求1所述的内存内计算系统，其中多个电阻式存储器件将多位值存...
【专利技术属性】
技术研发人员：卢伟，M·A·齐丹，
申请(专利权)人：密歇根大学董事会，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。