2叠层3D PCM存储器的分布式阵列和CMOS架构的编程和读取偏置方案制造技术

一种用于访问三维存储器的存储器单元的方法，三维存储器包括：多个底部单元块、多个顶部单元块、被耦合到底部单元块的多个底部单元位线、被耦合到顶部单元块的多个顶部单元位线以及被耦合到位于字线之下的底部单元块和位于字线之上的顶部单元块中的每一者的多个字线。该方法可以包括：通过使一个字线和底部单元位线中的一个位线偏置来一次一个单元地访问底部单元块的存储器单元，以及通过使一个字线和顶部单元位线中的一个位线偏置来一次一个单元地访问顶部单元块的存储器单元。

【技术实现步骤摘要】
【国外来华专利技术】2叠层3DPCM存储器的分布式阵列和CMOS架构的编程和读取偏置方案
本公开内容通常涉及三维电子存储器，且更特别地本公开内容涉及增加在三维相变存储器中的存储器单元的密度。
技术介绍
通过改进工艺技术、电路设计、编程算法和制造工艺来将平面存储器单元按比例缩小到较小的尺寸。然而，当存储器单元的特征尺寸接近下限时，平面工艺和制造技术变得越来越有挑战性且造价昂贵。因此，平面存储器单元的存储器密度接近上限。用于访问三维(3D)存储器架构的存储器的三维(3D)存储器架构和偏置方案可以处理在平面存储器单元中的密度限制。
技术实现思路
目前公开的三维存储器和偏置方案解决当前技术现状的问题，并提供更多的益处。根据一个方面，公开和示出了3D相变存储器的分布式阵列和CMOS(互补金属氧化物半导体)架构。每个存储器瓦片的字线(WL)和位线(BL)解码器被分成部分并布置在分布式图案中。WL和BL解码器区域的中部被连接在字线和位线的中部中。TCBL(顶部单元位线)块被偏移了一个半块以在BCBL(底部单元位线)块之间建立到CMOSTCBL解码器的本文档来自技高网...

【技术保护点】
1.一种三维存储器，包括：/n存储器单元的底部单元阵列，其被布置在第一底部单元块和第二底部单元块中，其中，所述第一底部单元块和所述第二底部单元块彼此偏移；/n多个底部单元位线，其被耦合到存储器单元的所述底部单元阵列，其中，所述底部单元位线包括：被耦合到所述第一底部单元块的存储器单元的底部单元位线的第一部分和被耦合到所述第二底部单元块的存储器单元的底部单元位线的第二部分；/n存储器单元的顶部单元阵列，其在深度方向上位于存储器单元的所述底部单元阵列之上，其中，存储器单元的所述顶部单元阵列被布置在第一顶部单元块和第二顶部单元块中，其中，所述第一顶部单元块和所述第二顶部单元块彼此偏移；/n多个顶部单元...

【技术特征摘要】
【国外来华专利技术】1.一种三维存储器，包括：
存储器单元的底部单元阵列，其被布置在第一底部单元块和第二底部单元块中，其中，所述第一底部单元块和所述第二底部单元块彼此偏移；
多个底部单元位线，其被耦合到存储器单元的所述底部单元阵列，其中，所述底部单元位线包括：被耦合到所述第一底部单元块的存储器单元的底部单元位线的第一部分和被耦合到所述第二底部单元块的存储器单元的底部单元位线的第二部分；
存储器单元的顶部单元阵列，其在深度方向上位于存储器单元的所述底部单元阵列之上，其中，存储器单元的所述顶部单元阵列被布置在第一顶部单元块和第二顶部单元块中，其中，所述第一顶部单元块和所述第二顶部单元块彼此偏移；
多个顶部单元位线，其被耦合到存储器单元的所述顶部单元阵列，其中，所述顶部单元位线包括：被耦合到所述第一顶部单元块的存储器单元的顶部单元位线的第一部分和被耦合到所述第二顶部单元块的存储器单元的顶部单元位线的第二部分；以及
多个字线，其被耦合到存储器单元的所述底部单元阵列并被耦合到存储器单元的所述顶部单元阵列，其中，所述字线包括：被耦合到所述第一底部单元块的所述存储器单元的字线的第一部分、被耦合到所述第二底部单元块的所述存储器单元的字线的第二部分、被耦合到所述第一顶部单元块的所述存储器单元的字线的第三部分、被耦合到所述第二顶部单元块的所述存储器单元的字线的第四部分。


2.根据权利要求1所述的三维存储器，其中，一次一个单元地访问每个单元块的所述存储器单元。


3.根据权利要求1所述的三维存储器，其中，访问所述存储器单元的至少一个单元包括：将被耦合到所述至少一个单元的字线的电压升高到第一阈值之上，以及将被耦合到所述至少一个单元的位线的电压降低到第二阈值之下。


4.根据权利要求3所述的三维存储器，其中，所述第一阈值是大约3V，并且其中，所述第二阈值是大约-2V。


5.根据权利要求3所述的三维存储器，其中，每个未选定字线具有大约0V的电压，并且其中，每个未选定位线具有大约0V的电压。


6.根据权利要求3所述的三维存储器，其中，访问所述存储器单元的至少一个其它单元包括：将被耦合到所述至少一个其它单元的字线的电压降低到所述第二阈值之下，以及将被耦合到所述至少一个其它单元的位线的电压升高到所述第一阈值之上。


7.根据权利要求6所述的三维存储器，其中：
对于所述顶部单元阵列的每个单元，访问给定单元包括：将被耦合到所述给定单元的字线的电压升高到所述第一阈值之上，以及将被耦合到所述给定单元的位线的电压降低到所述第二阈值之下；以及
对于所述底部单元阵列的每个单元，访问给定单元包括：将被耦合到所述给定单元的字线的电压降低到所述第二阈值之下，以及将被耦合到所述给定单元的位线的电压升高到所述第一阈值之上。


8.根据权利要求6所述的三维存储器，其中：
对于所述顶部单元阵列的每个单元，访问给定单元包括：将被耦合到所述给定单元的字线的电压降低到所述第二阈值之下，以及将被耦合到所述给定单元的位线的电压升高到所述第一阈值之上；以及
对于所述底部单元阵列的每个单元，访问给定单元包括：将被耦合到所述给定单元的字线的电压升高到所述第一阈值之上，以及将被耦合到所述给定单元的位线的电压降低到所述第二阈值之下。


9.根据权利要求6所述的三维存储器，其中：
访问所述存储器单元的至少一个单元包括：将被耦合到所述至少一个单元的每个未选定字线的电压维持在第一未选定电压值处，以及将被耦合到所述至少一个单元的每个未选定位线的电压维持在第二未选定电压值处；以及
访问所述存储器...

【专利技术属性】
技术研发人员：刘峻，
申请(专利权)人：长江先进存储产业创新中心有限责任公司，
类型：发明
国别省市：湖北;42