【技术实现步骤摘要】
带有具有曲率半径的存储节点的非易失性存储器
该描述通常涉及诸如三维(3D)NAND器件之类的非易失性存储设备，并且更具体的描述涉及非易失性存储设备的存储器/存储节点(例如，浮栅或电荷捕获)配置。
技术介绍
诸如NAND闪存存储器之类的闪存存储装置是非易失性存储介质。非易失性存储装置是指即使设备断电也具有确定状态的存储装置。三维(3D)NAND闪存存储器是指这样的NAND闪存存储器：其中NAND串可以垂直构建，从而串的FET在彼此顶部堆叠。3DNAND和其他3D架构之所以吸引人，部分原因是相对于二维(2D)架构可以实现显著更高的位密度。因此，闪存存储装置越来越多地用于移动、客户端和企业部门。人们一直在努力提高3D非易失性存储器的位密度，但是，在尝试缩小特征尺寸时经常遇到重大挑战。附图说明以下描述包括对附图的讨论，这些附图具有通过本专利技术的实施例的实施方式的示例给出的图示。应该通过示例而非限制的方式来理解附图。如本文所使用的，对一个或多个“实施例”或“示例”的引用应理解为描述了本专利技术的至少一种实施方...
【技术保护点】
1.一种集成电路，包括：/n衬底中的填充孔，该填充孔包括半导体沟道膜；/n围绕所述半导体沟道膜的存储节点，所述存储节点具有曲率半径，其中，所述存储节点的曲率半径小于或等于所述半导体沟道膜的半径；以及/n围绕所述存储节点的控制栅。/n
【技术特征摘要】
20190628 US 16/457,6941.一种集成电路，包括：
衬底中的填充孔，该填充孔包括半导体沟道膜；
围绕所述半导体沟道膜的存储节点，所述存储节点具有曲率半径，其中，所述存储节点的曲率半径小于或等于所述半导体沟道膜的半径；以及
围绕所述存储节点的控制栅。
2.根据权利要求1所述的集成电路，其中：
所述存储节点的面向沟道侧包括具有所述曲率半径的凹面。
3.根据权利要求1所述的集成电路，其中：
所述半导体沟道膜的面向存储节点侧包括凸面。
4.根据权利要求2所述的集成电路，其中：
所述半导体沟道膜的半径包括所述半导体沟道膜的最小半径；并且
所述存储节点的面向沟道侧上的凹面的曲率半径小于所述半导体沟道膜的最小半径。
5.根据权利要求1所述的集成电路，其中：
所述存储节点包括具有所述曲率半径的浮栅。
6.根据权利要求5所述的集成电路，其中：
所述浮栅的面向沟道侧包括具有所述曲率半径的凹面。
7.根据权利要求6所述的集成电路，其中：
所述浮栅的面向控制栅侧包括具有第二曲率半径的凹面。
8.根据权利要求7所述的集成电路，其中：
所述第二曲率半径小于或等于所述半导体沟道膜的半径。
9.根据权利要求5所述的集成电路，其中：
所述控制栅的面向存储节点侧包括凸面。
10.根据权利要求5所述的集成电路，其中：
所述浮栅的面向控制栅侧包括平坦表面。
11.根据权利要求5所述的集成电路，其中：
所述浮栅包括在所述浮栅的面向沟道侧和面向控制栅侧之间的渐缩的上边缘和下边缘；并且
其中，所述浮栅的高度在所述面向沟道侧处比在所述面向控制栅侧处...
【专利技术属性】
技术研发人员：R·J·科瓦尔，H·T·梅布拉图，K·K·帕拉特，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。