基于无结型晶体管的表征方法技术

本发明专利技术提供一种基于无结型晶体管的表征方法，包括：提供待测绝缘体上硅；将第一探针和第二探针置于顶层硅上；调整施加到衬底的偏置电压，以使待测绝缘体上硅工作在积累区，并获取积累区漏极电流；施加到衬底的偏置电压，以使待测绝缘体上硅工作在部分耗尽区，并获取部分耗尽区漏极电流；基于积累区漏极电流及部分耗尽区漏极电流以及施加到第一端口、第二端口以及第三端口的电压表征待测绝缘体上硅的参数。本发明专利技术的基于伪MOS晶体管实现无结型晶体管；基于无结型晶体管，可实现对超薄重掺杂SOI材料的表征；无结型晶体管可同时实现对p型和n型掺杂SOI的激活杂质浓度、体迁移率和界面迁移率的表征。

【技术实现步骤摘要】
基于无结型晶体管的表征方法
本专利技术属于集成电路电学表征领域，特别是涉及一种基于无结型晶体管的表征方法。
技术介绍
对于SOI材料，有两种不同的物质（硅和绝缘层）构成，并且存在两个硅/氧化硅界面，属于多层异质结构。因此，对SOI性能，尤其是电学信息的表征，显得尤为重要。此外，随着集成电路的发展，对于薄型和超薄型顶层硅SOI材料的需求越来越广泛，但是，现有的大多表征方法主要适用于较厚（>1μm）的顶层硅的表征工作，并不能完全适用薄型及超薄型顶层硅中。由于能简单快速的提取绝缘层上硅（Silicon-on-Insulator，SOI）晶圆的电学参数，如迁移率、平带电压等，伪金属氧化物场效应晶体管（Metal-Oxide-SemiconductorFieldEffectTransistor，MOSFET）可以被广泛应用于SOI晶圆的表征中。因此，如何提供一种新型的表征方法特别是以适应薄型及超薄型顶层硅的SOI实属必要。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种基于无结型晶体管的表征方法，用于解决本文档来自技高网...

【技术保护点】
1.一种基于无结型晶体管的表征方法，其特征在于，所述表征方法包括步骤：/n提供待测绝缘体上硅，所述待测绝缘体上硅依次包括衬底、中间埋氧层及顶层硅；/n将第一探针和第二探针置于所述顶层硅上，所述第一探针与所述第二探针之间具有间距，所述第一探针构成第一端口，所述第二探针构成第二端口，所述衬底构成第三端口；/n基于所述第三端口调整施加到所述衬底的偏置电压，以使所述待测绝缘体上硅工作在积累区，并获取积累区漏极电流，其中，获取所述积累区漏极电流的方式包括：I

【技术特征摘要】
1.一种基于无结型晶体管的表征方法，其特征在于，所述表征方法包括步骤：
提供待测绝缘体上硅，所述待测绝缘体上硅依次包括衬底、中间埋氧层及顶层硅；
将第一探针和第二探针置于所述顶层硅上，所述第一探针与所述第二探针之间具有间距，所述第一探针构成第一端口，所述第二探针构成第二端口，所述衬底构成第三端口；
基于所述第三端口调整施加到所述衬底的偏置电压，以使所述待测绝缘体上硅工作在积累区，并获取积累区漏极电流，其中，获取所述积累区漏极电流的方式包括：ID积累=Ivol积累+Iacc，Ivol积累为体区电流，Iacc为积累层电流；
基于所述第三端口调整施加到所述衬底的偏置电压，以使所述待测绝缘体上硅工作在部分耗尽区，并获取部分耗尽区漏极电流，其中，获取所述部分耗尽区漏极电流的方式包括：ID部分耗尽=Ivol部分耗尽，Ivol部分耗尽为体区电流，其中，在所述部分耗尽区工作时，设定体区迁移率为常数，所述体区电流Ivol部分耗尽为：Ivol部分耗尽=qfGμP,volNA,D(Tsi-WD)VD，其中，q为电子电荷，fG为几何因子，μP,vol为体区载流子迁移率，NA,D为受主（p型掺杂）或施主（n型掺杂）掺杂浓度，Tsi为顶层硅厚度，VD为漏极电压，WD为耗尽层宽度；以及
基于所述积累区漏极电流、所述部分耗尽区漏极电流以及施加到所述第一端口、所述第二端口及所述第三端口的电压表征所述待测绝缘体上硅的参数。


2.根据权利要求1所述的基于无结型晶体管的表征方法，其特征在于，所述耗尽层宽度WD为：WD=（COX/（qNA,D））（VG-VFB），其中，COX为氧化硅单位面积电容，q为电子电荷，NA,D为受主（p型掺杂）或施主（n型掺杂）掺杂浓度，VG为栅极电压，VFB为平带电压。


3.根据权利要求2所述的基于无结型晶体管的表征方法，其特征在于，基于所述耗尽层宽度WD和所述体区电流Ivol部分耗尽可得：Ivol部分耗尽=-fGμP,volCOX(VG-V0)VD（a），其中，V0=VFB+（qNA,D/COX）Tsi（b），V0为伪MOS管体区刚刚全部耗尽的电压，基于公式（a）的斜率获得...

【专利技术属性】
技术研发人员：刘盛富，刘海彬，张均安，胡云斌，刘森，
申请(专利权)人：微龛广州半导体有限公司，
类型：发明
国别省市：广东;44