栅极驱动电路制造技术

本公开提供一种栅极驱动电路，其包括多个移位寄存器电路，移位寄存器电路用以驱动多个像素列。栅极驱动电路可操作于第一模式以及第二模式，当栅极驱动电路操作于第一模式，栅极驱动电路于单一帧用以驱动所有用以显示的像素列。当栅极驱动电路操作于第二模式，栅极驱动电路于单一帧用以驱动部分用以显示的像素列，且相邻两帧被驱动的像素列不相同。本公开提供的栅极驱动电路可以达到高画面更新率的显示效果，减少成本损耗。

【技术实现步骤摘要】
栅极驱动电路本申请是申请人为友达光电股份有限公司，申请日为2017年5月5日，申请号为201710312866.X，专利技术名称为“栅极驱动电路”的专利技术专利申请的分案申请。
本专利技术涉及显示
，具体而言，涉及一种适于高画面更新率(HighFrameRate,HFR)的栅极驱动电路。
技术介绍
现有的显示装置包括数据驱动电路、栅极驱动电路以及多列像素，栅极驱动电路包括多个移位寄存器电路，移位寄存器电路用以输出多个驱动信号来驱动显示装置中的多列像素，被驱动的像素接收数据驱动电路所提供的显示数据并据以显示。而近年为了满足消费者的需求，显示装置的分辨率持续增加，也就是在单一帧(Frame)的显示时间内，显示装置必须驱动更多的像素列。而增加的像素列意味着相关电子元件亦会对应增加，为了有效减少电子元件以及相应成本的增加，显示装置常见可配合多工器元件来进行像素列的驱动。然，当使用者的显示装置操作于高画面更新率(HighFrameRate,HFR)的显示状态时，由于像素列的驱动速度需考量多工器元件的切换能力，因此使用多工器元件的显示装置常难以操作于高画面更新率(HighFrameRate,HFR)的显示模式。
技术实现思路
为了解决上述缺憾，本专利技术提出一种栅极驱动器实施例，所述栅极驱动器包括多个移位寄存器电路。第N级移位寄存器电路用以接收第N-4级驱动信号以及第一时钟信号，并输出第N级驱动信号。第N+1级移位寄存器电路用以接收第N-3级驱动信号以及第二时钟信号，并输出第N+1级驱动信号。第N+2级移位寄存器电路用以接收第N-2级驱动信号以及第三时钟信号，并输出第N+2级驱动信号。第N+3级移位寄存器电路用以接收第N-1级驱动信号以及第四时钟信号，并输出第N+3级驱动信号。第N+4级移位寄存器电路用以接收第N级驱动信号以及第二时钟信号，并输出第N+4级驱动信号。第N+5级移位寄存器电路用以接收第N+1级驱动信号以及第一时钟信号，并输出第N+5级驱动信号。第N+6级移位寄存器电路用以接收第N+2级驱动信号以及第四时钟信号(CK4)，并输出第N+6级驱动信号。第N+7级移位寄存器电路用以接收第N+3级驱动信号以及第三时钟信号，并输出第N+7级驱动信号，其中，N为大于零的正整数。在某些实施例中，当该栅极驱动电路操作于第二模式且显示第一帧，第一时钟信号的电平改变时间早于第三时钟信号的电平改变时间，第三时钟信号的电平改变时间早于第二时钟信号的电平改变时间，第二时钟信号的电平改变时间早于第四时钟信号的电平改变时间，第三时钟信号的使能电平期间与第一时钟信号的使能电平期间部分重叠，第二时钟信号的使能电平期间与第三时钟信号的使能电平期间部分重叠，第四时钟信号的使能电平期间与第二时钟信号的使能电平期间部分重叠，第二时钟信号的使能电平期间与第一时钟信号的使能电平期间不重叠，第四时钟信号的使能电平期间与第三时钟信号的使能电平期间不重叠。当显示装置操作于第二模式且显示一第二帧，第二帧与第一帧为相邻，第二时钟信号的电平改变时间早于第四时钟信号的电平改变时间，第四时钟信号的电平改变时间早于第一时钟信号的电平改变时间，第一时钟信号的电平改变时间早于第三时钟信号的电平改变时间，第四时钟信号的使能电平期间与第二时钟信号的使能电平期间部分重叠，第一时钟信号的使能电平期间与第四时钟信号的使能电平期间部分重叠，第三时钟信号的使能电平期间与第一时钟信号的使能电平期间部分重叠，第二时钟信号的使能电平期间与第一时钟信号的使能电平期间不重叠，第四时钟信号的使能电平期间与第三时钟信号的使能电平期间不重叠。本专利技术更提出另一种栅极驱动器实施例，所述栅极驱动器包括多个移位寄存器电路。第N级移位寄存器电路用以接收第N-2级驱动信号以及第一时钟信号，并输出第N级驱动信号。第N+1级移位寄存器电路，用以接收第N-1级驱动信号以及第二时钟信号，并输出第N+1级驱动信号。第N+2级移位寄存器电路用以接收第N级驱动信号以及第三时钟信号，并输出第N+2级驱动信号。第N+3级移位寄存器电路，用以接收第N+1级驱动信号以及第四时钟信号，并输出第N+3级驱动信号，其中，N为大于零的正整数。在某些实施例中，当显示装置操作于第二模式且显示第一帧，第一时钟信号的电平改变时间早于第三时钟信号的电平改变时间，第三时钟信号的使能电平期间与第一时钟信号的使能电平期间不重叠。当显示装置操作于第二模式且显示第二帧，第二帧继续第一帧产生，第二时钟信号的电平改变时间早于第四时钟信号的电平改变时间，第二时钟信号的使能电平期间与第四时钟信号的使能电平期间不重叠。本专利技术的栅极驱动电路实施例可以根据上述时钟信号而使现行显示装置可直接适用于较高的画面更新率。也就是应用本公开栅极驱动电路的显示装置可在具有多工器元件且不变动原始元件配置以及设计的情况下，操作于具有较高的画面更新率的显示模式。为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例并配合说明书附图做详细说明如下。附图说明图1为本专利技术的显示装置的实施例示意图。图2为本专利技术的栅极驱动电路实施例一示意图。图3A为本专利技术栅极驱动电路实施例一的时序实施例示意图1。图3B为本专利技术栅极驱动电路实施例一的时序实施例示意图2。图3C为本专利技术栅极驱动电路实施例一的时序实施例示意图3。图4为本专利技术的栅极驱动电路实施例二示意图。图5A为本专利技术栅极驱动电路实施例二的时序实施例示意图1。图5B为本专利技术栅极驱动电路实施例二的时序实施例示意图3。图5C为本专利技术栅极驱动电路实施例二的时序实施例示意图2。图6A为本专利技术使能信号以及禁能信号的时序实施例示意图1。图6B为本专利技术使能信号以及禁能信号的时序实施例示意图2。附图标记说明：10显示装置11数据驱动电路12栅极驱动电路121使能移位寄存器电路单元122移位寄存器电路单元123禁能移位寄存器电路单元1211、1221、1231移位寄存器电路13像素DS显示数据D1、D2…DM显示数据线GN-2、GN-1、GN、GN+1…GN+R驱动信号STV1、STV2使能信号CK1、CK2、CK3、CK4时钟信号CK11、CK21、CK31、CK41第一脉冲CK12、CK22、CK32、CK42第二脉冲VEND1、VEND2禁能信号GN-4、GN-3、GN-2、GN-1、GN、GN+1、GN+2、GN+3、GN+4、GN+5、GN+6、GN+7、GN+8、GN+9、GN+10、GN+11驱动信号SP、SP+1、SP+2、SP+3使能驱动信号EQ-3、EQ-2、EQ-1、EQ禁能驱动信号frame1、frame2、frame3帧具体实施方式请先参考图1，图1为显示装置10的实施例示意图，显示装置10例如为液晶显示器等电子装置。显示装置10包括数据驱动本文档来自技高网...

【技术保护点】
1.一种栅极驱动电路，其包括多个移位寄存器电路，其中：/n第N级移位寄存器电路，用以接收第N-2级驱动信号以及一第一时钟信号，并输出第N级驱动信号；/n第N+1级移位寄存器电路，用以接收第N-1级驱动信号以及第二时钟信号，并输出第N+1级驱动信号；/n第N+2级移位寄存器电路，用以接收该第N级驱动信号以及第三时钟信号，并输出第N+2级驱动信号；以及/n第N+3级移位寄存器电路，用以接收该第N+1级驱动信号以及第四时钟信号，并输出第N+3级驱动信号；/n其中，N为大于零的正整数，/n其中，当该栅极驱动电路操作于第二模式且显示第一帧，该第一时钟信号的电平改变时间早于该第三时钟信号的电平改变时间，该第三时钟信号的使能电平期间与该第一时钟信号的使能电平期间不重叠。/n

【技术特征摘要】
20170220 TW 1061056481.一种栅极驱动电路，其包括多个移位寄存器电路，其中：
第N级移位寄存器电路，用以接收第N-2级驱动信号以及一第一时钟信号，并输出第N级驱动信号；
第N+1级移位寄存器电路，用以接收第N-1级驱动信号以及第二时钟信号，并输出第N+1级驱动信号；
第N+2级移位寄存器电路，用以接收该第N级驱动信号以及第三时钟信号，并输出第N+2级驱动信号；以及
第N+3级移位寄存器电路，用以接收该第N+1级驱动信号以及第四时钟信号，并输出第N+3级驱动信号；
其中，N为大于零的正整数，
其中，当该栅极驱动电路操作于第二模式且显示第一帧，该第一时钟信号的电平改变时间早于该第三时钟信号的电平改变时间，该第三时钟信号的使能电平期间与该第一时钟信号的使能电平期间不重叠。


2.如权利要求1所述的栅极驱动电路，其中，当该栅极驱动电路操作于第一模式，该第一时钟信号的电平改变时间早于该第二时钟信号，该第二时钟信号的电平改变时间早于该第三时钟信号，该第三时钟信号的电平改变时间早于该第四时钟信号，该第二时钟信号的使能电平期间与该第一时钟信号的使能电平期间不重叠，该第三时钟信号的使能电平期间与该第二时钟信号的使能电平期间不重叠，该第四时钟信号的使能电平期间与该第三时钟信号的使能电平期间不重叠。


3.如权利要求2所述的栅极驱动电路，其中，该第N级驱动信号的电平改变时间早于该第N+1级驱动信号的电平改变时间，该第N+1级驱动信号的电平改变时间早于该第N+2级驱动信号的电平改变时间，该第N+2级驱动信号的电平改变时间早于该第N+3级驱动信号的电平改变时间，该第N+1级驱动信号的使能电平期间与该第N级驱动信号的使能电平期间不重叠，该第N+2级驱动信号的使能电平期间与该第...

【专利技术属性】
技术研发人员：奚鹏博，苏松宇，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71