一种大尺寸Si衬底的HEMT器件及其制备方法技术

本发明专利技术公开了一种大尺寸Si衬底的HEMT器件及其制备方法，属于微电子技术领域，包括从下至上依次层叠设置的衬底L1、纳米柱层L2、成核层L3、快速合并层L4、高阻层L5、沟道层L6以及势垒层L7，本发明专利技术提供了一种新的结构及长法，实现硅衬底上氮化镓外延薄膜的高晶格质量，提高器件的性能。

【技术实现步骤摘要】
一种大尺寸Si衬底的HEMT器件及其制备方法
本专利技术属于微电子
，涉及半导体器件的外延制备，即一种大尺寸Si衬底的HEMT器件及其制备方法，制备的器件主要用于高压大功率应用场合。
技术介绍
第三代半导体材料即宽禁带(WideBandGapSemiconductor，简称WBGS)半导体材料是继第一代硅、锗和第二代砷化镓、磷化铟等以后发展起来。在第三代半导体材料中，氮化镓(GaN)具有宽带隙、直接带隙、高击穿电场、较低的介电常数、高电子饱和漂移速度、抗辐射能力强和良好的化学稳定性等优越性质，成为继锗、硅、砷化镓之后制造新一代微电子器件和电路的关键半导体材料。ALGaN/GaN异质结为核心的高电子迁移率晶体管成为主要的研究方向，目前氮化镓电子器件的成本仍然很高，基于大尺寸硅衬底外延氮化镓基HEMT是降低成本的重要途径。硅衬底成本低廉，大尺寸制备容易，热导率良好以及可与传统硅工艺相兼容，使其成为氮化镓器件外延的首选材料。但是氮化镓与硅衬底之间存在巨大的晶格失配和热失配，导致氮化镓外延薄膜的位错密度高、翘曲大导致边缘龟裂。使得氮化镓电本文档来自技高网...

【技术保护点】
1.一种大尺寸Si衬底的HEMT器件，其特征在于，包括从下至上依次层叠设置的衬底(L1)、纳米柱层(L2)、成核层(L3)、快速合并层(L4)、高阻层(L5)、沟道层(L6)以及势垒层(L7)。/n

【技术特征摘要】
1.一种大尺寸Si衬底的HEMT器件，其特征在于，包括从下至上依次层叠设置的衬底(L1)、纳米柱层(L2)、成核层(L3)、快速合并层(L4)、高阻层(L5)、沟道层(L6)以及势垒层(L7)。


2.根据权利要求1所述的一种大尺寸Si衬底的HEMT器件，其特征在于，所述衬底(L1)尺寸大小为2-8inch，材质为硅。


3.根据权利要求1所述的一种大尺寸Si衬底的HEMT器件，其特征在于，所述纳米柱层(L2)是采用分子束外延(MBE)沉淀或者光刻技术形成的排列整齐的硅纳米柱，其直径为10nm～2um，高度为50nm～2um，柱与柱的圆心距离50nm～4um。


4.根据权利要求1所述的一种大尺寸Si衬底的HEMT器件，其特征在于，所述成核层(L3)包括下层的成核层(L3-1)和上层的成核层(L3-2)，成核层(L3-1)是由PECVD生长的铝氮层，厚度在50nm-300nm，成核层(L3-2)是由MOCVD生长的铝镓氮/镓氮层，厚度在20～150nm。


5.根据权利要求1所述的一种大尺寸Si衬底的HEMT器件，其特征在于，所述快速合并层(L4)是MOCVD生长，采用温度变速升高，Ⅴ/Ⅲ比改变，利用二维/三维交替生长方式薄膜厚度范围为0.5um-2um。


6.根据权利要求1所述的一种大尺寸Si衬底的HEMT器件，其特征在于，所述高阻层(L5)是MOCVD生长的非故意掺杂生长形成的半绝缘高质量的氮化镓薄膜层，薄膜厚度范围为1um-3um。


7.根据权利要求1所述的一种大尺寸Si衬底的HEMT器件，其特征在于，所述沟道层(L6)采用MOCVD生长的半绝缘高质量的氮化镓沟道薄膜层，薄膜厚度范围为50-200nm。


8.根据权利要求1所述的一种...

【专利技术属性】
技术研发人员：王东，严伟伟，汪琼，吴勇，陈兴，陆俊，葛林男，何滇，曾文秀，王俊杰，穆潘潘，操焰，崔傲，袁珂，陈军飞，张进成，
申请(专利权)人：西安电子科技大学芜湖研究院，
类型：发明
国别省市：安徽;34