半导体装置制造方法及图纸

提供了一种半导体装置。所述半导体装置包括位线结构、第一盖图案、第二盖图案、第一接触插塞结构、第二接触插塞结构和电容器。位线结构在单元区域和虚设区域上延伸。第一盖图案在单元区域上与位线结构相邻。第二盖图案在虚设区域上与位线结构相邻。第一接触插塞结构在单元区域上与位线结构和第一盖图案相邻，并且包括顺序地堆叠的下接触插塞和第一上接触插塞。第二接触插塞结构在虚设区域上与位线结构和第二盖图案相邻，并且包括顺序地堆叠的虚设下接触插塞和第二上接触插塞。电容器在单元区域上与第一接触插塞结构的上表面接触。

【技术实现步骤摘要】
半导体装置本申请要求于2019年6月21日在韩国知识产权局(KIPO)提交的第10-2019-0074000号韩国专利申请的优先权，该韩国专利申请的内容通过引用全部包含于此。
示例实施例涉及一种半导体装置。更具体地，示例实施例涉及一种动态随机存取存储器(DRAM)装置。
技术介绍
在DRAM装置中，虚设区域可以形成在形成有存储器单元的单元区域与形成有外围电路图案的外围电路区域之间。形成有晶体管的有源图案可以形成在单元区域中，然而，有源图案的一些部分可以保留在虚设区域中，并且当导电材料形成在虚设区域中的有源图案的部分上时，可能会在相邻的结构(例如，位线结构)之间产生电短路。
技术实现思路
示例实施例提供了一种具有改善的特性的半导体装置。根据示例实施例，一种半导体装置包括位线结构、第一盖图案、第二盖图案、第一接触插塞结构、第二接触插塞结构和电容器。位线结构在基底的单元区域和虚设区域上沿第二方向延伸，基底包括单元区域、围绕单元区域的外围电路区域和位于单元区域与外围电路区域之间的虚设区域。第一盖图案在基底的单元区域上本文档来自技高网...

【技术保护点】
1.一种半导体装置，所述半导体装置包括：/n位线结构，在基底的单元区域和虚设区域上沿第二方向延伸，基底包括单元区域、围绕单元区域的外围电路区域和位于单元区域与外围电路区域之间的虚设区域；/n第一盖图案，在基底的单元区域上沿与第二方向垂直的第一方向与位线结构相邻；/n第二盖图案，在基底的虚设区域上与位线结构相邻；/n第一接触插塞结构，在基底的单元区域上与位线结构和第一盖图案相邻，第一接触插塞结构包括在与基底的上表面基本上垂直的竖直方向上顺序地堆叠的下接触插塞和第一上接触插塞；/n第二接触插塞结构，在基底的虚设区域上与位线结构和第二盖图案相邻，第二接触插塞结构包括在竖直方向上顺序地堆叠的虚设下接触...

【技术特征摘要】
20190621 KR 10-2019-00740001.一种半导体装置，所述半导体装置包括：
位线结构，在基底的单元区域和虚设区域上沿第二方向延伸，基底包括单元区域、围绕单元区域的外围电路区域和位于单元区域与外围电路区域之间的虚设区域；
第一盖图案，在基底的单元区域上沿与第二方向垂直的第一方向与位线结构相邻；
第二盖图案，在基底的虚设区域上与位线结构相邻；
第一接触插塞结构，在基底的单元区域上与位线结构和第一盖图案相邻，第一接触插塞结构包括在与基底的上表面基本上垂直的竖直方向上顺序地堆叠的下接触插塞和第一上接触插塞；
第二接触插塞结构，在基底的虚设区域上与位线结构和第二盖图案相邻，第二接触插塞结构包括在竖直方向上顺序地堆叠的虚设下接触插塞和第二上接触插塞；以及
电容器，在基底的单元区域上与第一接触插塞结构的上表面接触。


2.根据权利要求1所述的半导体装置，其中，第一接触插塞结构还包括在下接触插塞与第一上接触插塞之间的第一金属硅化物图案，并且
其中，第二接触插塞结构还包括在虚设下接触插塞与第二上接触插塞之间的第二金属硅化物图案。


3.根据权利要求1所述的半导体装置，其中，下接触插塞和虚设下接触插塞中的每个包括掺杂的多晶硅，并且第一上接触插塞和第二上接触插塞中的每个包括金属。


4.根据权利要求1所述的半导体装置，其中，有源图案通过基底上的隔离图案被限定在基底的上部处，并且
其中，下接触插塞与有源图案接触，并且虚设下接触插塞不与任何有源图案接触。


5.根据权利要求4所述的半导体装置，其中，虚设下接触插塞形成在隔离图案上，并且
其中，半导体装置还包括在虚设下接触插塞与隔离图案之间的蚀刻停止层。


6.根据权利要求5所述的半导体装置，其中，蚀刻停止层与第二盖图案的底表面接触。


7.根据权利要求5所述的半导体装置，其中，蚀刻停止层还形成在位线结构的在基底的虚设区域上的部分的侧壁上。


8.根据权利要求5所述的半导体装置，其中，蚀刻停止层包括氮化物。


9.根据权利要求1所述的半导体装置，其中，下接触插塞的底表面比虚设下接触插塞的底表面低。


10.根据权利要求1所述的半导体装置，其中，多个位线结构在与基底的上表面平行的第一方向上彼此间隔开，并且所述多个位线结构中的每个在与基底的上表面平行并且与第一方向交叉的第二方向上延伸，并且
其中，第一盖图案是在第二方向上形成的多个第一盖图案中的一个，第二盖图案是在第二方向上形成的多个第二盖图案中的一个，所述多个第一盖图案中的每个和所述多个第二盖图案中的每个在位线结构中的在第一方向上相邻的位线结构之间沿第一方向延伸。


11.根据权利要求10所述的半导体装置，其中，下接触插塞形成在由位线结构和第一盖图案限定的空间中，虚设下接触插塞形成在由位线结构和第二盖图案限定的空间中。


12.根据权利要求11所述的半导体装置，其中，多个第一上接触插塞在基底的单元区域上彼此间隔开，并且在平面图中以蜂窝形状设置，并且
其中，多个第二上接触插塞在基底的虚设区域上彼此间隔开，并且均形成在位线结构中的相应的一个上。


13.根据权利要求12所述的半导体装置，其中，第二上接触插塞在基底的虚设区域的在基底的单元区域的侧壁处的部分上形成在位线结构中的在第一方向上的偶数编号的位线结构上。


14.根据权利要求13所述的半导体装置，其中，在基底的虚设区域上，位线结构中的偶数编号的位线结构的上表面比位线结构中的奇数编号的位线结构的上表面低。


15.根据权利要求11所述的半导体装置，其中，第二上接触插塞未形成在基底的虚设区域的与基底的单元区域相邻的部分上的第二盖...

【专利技术属性】
技术研发人员：金永埈，金硕炫，朴晋亨，宋昊柱，李蕙兰，金奉秀，金成禹，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR