涉及存储器侧(NAND侧)写入训练的系统及方法技术方案

本申请案涉及有关存储器侧(NAND侧)写入训练的系统及方法。本发明专利技术揭示涉及存储器侧写入训练以改进数据有效窗口的系统及方法。在一个实施方案中，用于执行存储器侧写入训练的方法可包括：延迟第一数据信号的上升沿或下降沿；延迟第二数据信号的上升沿或下降沿；及使两个经调整信号对准以减小所述数据信号非有效的时间窗口且借此改进或优化存储器阵列的所述数据有效窗口DVW。根据本文中的实施方案，可经由存在于位于系统的所述存储器侧上的数据路径中的专用修整单元或电路系统而调整或延迟数据信号及时钟信号的各种边沿。

【技术实现步骤摘要】
涉及存储器侧(NAND侧)写入训练的系统及方法
本专利技术一般来说涉及经改进半导体存储器操作，且更特定来说涉及有关经改进存储器侧写入训练以优化存储器阵列中的数据有效窗口的系统及方法。
技术介绍
半导体存储器(例如NAND)在速度及相关联需要方面的增长已导致引入各种解决方案来改进读取及写入操作两者的数据有效窗口。DDR3及DDR4中的写入操作的最重要特征中的一者是写入训练。图1是描绘如本
中已知的涉及写入训练的说明性存储器系统的元件的高级框图100。图1展示存储器系统130，存储器系统130包含存储器阵列110、与存储器系统130相关联的控制侧电路系统140及耦合到存储器阵列110以提供控制信号(例如写入训练)的控制器120。写入训练在多裸片封装中用于优化数据有效窗口。其可在存储器控制(控制器)侧及存储器侧两者上执行，且基本上用于调整数据及时钟延迟以优化写入性能。在控制(控制器)侧上，写入训练进行操作以总体上调整数据及时钟延迟以便找出将对封装内部的所有裸片有益的配置。图2是描绘如本
中已知的NAND存储器中的控制器侧写入训练功能性的各本文档来自技高网...

【技术保护点】
1.一种存储器操作方法，所述方法包括：/n将写入训练指令提供到与将数据写入到存储器阵列相关联的数据1信号及数据0信号；/n单独地延迟所述数据1信号的上升沿或下降沿以调整与所述数据1信号的分布相关联的第一非有效窗口的位置；/n单独地延迟所述数据0信号的上升沿或下降沿以调整与所述数据0信号的分布相关联的第二非有效窗口的位置；/n使关联于所述数据1信号的所述第一非有效窗口与关联于所述数据0信号的所述第二非有效窗口对准，使得经调整数据1信号与经调整数据0信号重叠；/n其中经由与所述存储器阵列整体制作的电路系统而提供所述写入训练指令。/n

【技术特征摘要】
20190620 US 16/447,7271.一种存储器操作方法，所述方法包括：
将写入训练指令提供到与将数据写入到存储器阵列相关联的数据1信号及数据0信号；
单独地延迟所述数据1信号的上升沿或下降沿以调整与所述数据1信号的分布相关联的第一非有效窗口的位置；
单独地延迟所述数据0信号的上升沿或下降沿以调整与所述数据0信号的分布相关联的第二非有效窗口的位置；
使关联于所述数据1信号的所述第一非有效窗口与关联于所述数据0信号的所述第二非有效窗口对准，使得经调整数据1信号与经调整数据0信号重叠；
其中经由与所述存储器阵列整体制作的电路系统而提供所述写入训练指令。


2.根据权利要求1所述的方法，其中对应于使数据1与数据0的所述分布对准以重叠的量来减少数据1及数据0对于执行存储器写入操作非有效的时间周期。


3.根据权利要求1所述的方法，其中所述第一非有效窗口与所述第二非有效窗口的所述对准减少了所述数据1信号及所述数据0信号非有效的时间周期；且
其中用以执行存储器操作的数据有效窗口被增加了对应于所述时间周期的量。


4.根据权利要求1所述的方法，其进一步包括：
在不使用由数据路径中的占空比修整单元引入的延迟的情况下通过仅调整所述数据1信号、所述数据0信号及时钟信号的边沿而校正占空比，其中从在输入处提供到存储器的写入控制信号消除了由于使用所述占空比修整单元引起的占空比失真。


5.根据权利要求1所述的方法，其中经由数据1电路路径中的第一上升沿修整电路系统而执行延迟所述数据1信号的所述上升沿，且经由所述数据1电路路径中的第一下降沿电路系统而执行延迟所述数据1信号的所述下降沿，其中所述数据1电路路径是与所述存储器阵列整体制作的。


6.根据权利要求1所述的方法，其中经由数据0电路路径中的第一上升沿修整电路系统而执行延迟所述数据0信号的所述上升沿，且经由所述数据0电路路径中的第一下降沿电路系统而执行延迟所述数据0信号的所述下降沿，其中所述数据0电路路径是与所述存储器阵列整体制作的。


7.根据权利要求1所述的方法，其中结合所述写入训练，使数据1的所述分布的前沿与数据0的所述分布的前沿对准，且使数据1的所述分布的后沿与数据0的所述分布的后沿对准，使得数据1的所述分布与数据0的所述分布重叠，以借此改进所述数据有效窗口。


8.根据权利要求7所述的方法，其中通过以下中的一者或两者使数据1与数据0的所述分布对准且重叠：单独地控制所述数据1信号的所述前沿及所述后沿中的至少一者的延迟，及单独地控制所述数据0信号的所述前沿及所述后沿中的至少一者的延迟。


9.根据权利要求7所述的方法，其中结合所述写入训练，使时钟信号的上升沿或前沿与数据1及数据0的所述分布的一或多个边沿对准，以借此优化所述数据有效窗口。


10.根据权利要求8所述的方法，其进一步包括以下中的一者或两者：
通过单独地控制所述数据1信号及所述数据0信号中的一者或两者的所述上升沿的延迟而使所述数据1信号及所述数据0信号的所述分布的至少一个上升沿与所述数据0信号及所述数据1信号的相应分布的至少一个下降沿对准；及
通过单独地控制所述时钟信号的上升沿的延迟而使所述时钟信号的所述上升沿与所述数据1信号及所述数据0信号中的一者或两者的一或多个边沿对准。


11.根据权利要求1所述的方法，其中所述存储器阵列包括NAND存储器。


12.一种电路系统，其包括：
第一边沿延迟电路，其经配置以延迟数据信号的上升沿；
第二边沿延迟电路，其经配置以延迟所述数据信号的下降沿；
第三边沿延迟电路，其经配置以延迟时钟信号的上升沿；
第四边沿延迟电路，其经配置以延迟所述时钟信号的下降沿；及
控制电路系统，其经配置以通过写入训练操作而彼此单独地控制所述第一、第二、第三及第四边沿延迟电路，使得由数据1信号的边沿界定的第一非有效窗口与由数据0信号的边沿界定的第二非有效窗口重叠，其中所述第一非有效窗口及所述第二非有效窗口可经由对所述第一、第二、第三及第四边沿延迟电路的单独控制而单独地...

【专利技术属性】
技术研发人员：A·M·马卡罗内，L·皮洛利，A·费兹扎林葛兰姆，C·Y·陈，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US