高性能3D NAND的动态单层扫描制造技术

本发明专利技术提供了一种用于在存储器阵列上执行动态单层扫描的方法和系统。存储器阵列包括被组织成多个子组的多个存储器单元。动态单层扫描包括执行编程循环，其中对第一子组的单元进行计数以确定是否满足数字阈值，并且如果相对于第一子组满足数字阈值，则执行至少一个附加编程循环，其中对第二子组的单元进行计数，以确定相对于第二子组是否满足数字阈值。

【技术实现步骤摘要】
高性能3DNAND的动态单层扫描
符合示例性实施方案的系统、装置和方法涉及三维(3D)NAND闪存存储器的编程，并且更具体地涉及3DNAND闪存存储器设备的单层编程验证操作。
技术介绍
3DNAND闪存存储器是一种类型的非易失性闪存存储器，其中存储器单元竖直堆叠在多个层中。开发3DNAND以解决在缩放二维(2D)NAND技术中遇到的挑战，从而以较低的每位成本实现较高的密度。存储器单元是能够存储电子信息的电子设备或部件。非易失性存储器可利用浮栅晶体管、电荷俘获晶体管或其他晶体管作为存储器单元。调整浮栅晶体管或电荷俘获晶体管的阈值电压的能力允许晶体管充当非易失性存储元件(即，存储器单元)，诸如存储单个数据位的单级单元(SLC)。在一些情况下，可通过编程和读取多个阈值电压或阈值电压范围来提供每个存储器单元多于一个数据位(例如，在多级单元中)。此类单元包括但不限于每单元存储两位的多级单元(MLC)；每单元存储三位的三级单元(TLC)；以及每单元存储四位的四级单元(QLC)。图1示出了对3DNAND字线(WL)进行编程的相关技术方法。当接本文档来自技高网...

【技术保护点】
1.一种非易失性存储器存储系统，包括：/n存储器单元阵列，所述存储器单元阵列耦接到字线，所述存储器单元阵列包括被组织成多个不同子组的多个存储器单元；/n动态单层电路，所述动态单层电路包括编程电路和确定/计数电路，其中所述动态单层电路被配置为执行编程循环和附加编程循环；/n其中所述编程循环包括：/n所述编程电路将一个或多个编程脉冲施加到所述字线，并且将验证电压施加到所述字线，/n所述确定/计数电路对已达到验证电平的第一存储器单元的数量进行计数，所述第一存储器单元在所述多个子组的第一子组内，并且基于已达到所述验证电平的所述第一存储器单元的数量，确定所述第一子组是否满足数字阈值，/n如果所述第一子组...

【技术特征摘要】
20190604 US 16/430,8511.一种非易失性存储器存储系统，包括：
存储器单元阵列，所述存储器单元阵列耦接到字线，所述存储器单元阵列包括被组织成多个不同子组的多个存储器单元；
动态单层电路，所述动态单层电路包括编程电路和确定/计数电路，其中所述动态单层电路被配置为执行编程循环和附加编程循环；
其中所述编程循环包括：
所述编程电路将一个或多个编程脉冲施加到所述字线，并且将验证电压施加到所述字线，
所述确定/计数电路对已达到验证电平的第一存储器单元的数量进行计数，所述第一存储器单元在所述多个子组的第一子组内，并且基于已达到所述验证电平的所述第一存储器单元的数量，确定所述第一子组是否满足数字阈值，
如果所述第一子组不满足所述数字阈值，则所述编程电路增大所述编程脉冲的电压并重复所述编程循环，并且
如果所述第一子组满足数字阈值，则所述动态单层电路执行所述附加编程循环；
其中所述附加编程循环包括：
所述确定/计数电路对已达到所述验证电平的第二存储器单元的数量进行计数，所述第二存储器单元在所述多个子组的第二子组内，并且基于已达到所述验证电平的所述第二存储器单元的数量，确定所述第二子组是否满足所述数字阈值，并且
如果所述第二子组不满足所述数字阈值，则所述编程电路增大所述编程脉冲的所述电压，将所述编程脉冲中的一个或多个施加到所述字线，并且将所述验证电压施加到所述字线，并且所述动态单层电路重复所述附加编程循环。


2.根据权利要求1所述的非易失性存储器存储系统，其中：
所述第一子组的所述第一存储器单元各自与沟槽相邻，并且
所述第二子组的所述第二存储器单元与所述沟槽间隔开，使得所述第一存储器单元设置在所述第二存储器单元与所述沟槽之间。


3.根据权利要求1所述的非易失性存储器存储系统，其中：
所述附加编程循环是主要附加编程循环，并且所述动态单层电路被进一步配置为执行辅助附加编程循环和第三附加编程循环；
如果所述第二子组满足所述数字阈值，则所述动态单层电路执行所述辅助附加编程循环；
所述辅助附加编程循环包括：
所述确定/计数电路对已达到所述验证电平的第三存储器单元的数量进行计数，所述第三存储器单元在所述多个子组的第三子组内，并且基于已达到所述验证电平的所述第三存储器单元的数量，确定所述第三子组是否满足所述数字阈值；并且
如果所述第三子组不满足所述数字阈值，则所述编程电路增大所述编程脉冲的所述电压，将一个或多个编程脉冲施加到所述字线，并且将所述验证电压施加到所述字线，并且所述动态单层电路重复所述辅助附加编程循环，并且
如果所述第三子组满足所述数字阈值，则所述动态单层电路执行所述第三附加编程循环；
所述第三附加编程循环包括：
所述编程电路将所述验证电压施加到所述字线；
所述确定/计数电路对已达到所述验证电平的第四存储器单元的数量进行计数，所述第四存储器单元在所述多个子组的第四子组内，并且基于已达到所述验证电平的所述第四存储器单元的数量，确定所述第四子组是否满足所述数字阈值；并且
如果所述第四子组不满足所述数字阈值，则所述编程电路增大所述编程脉冲的所述电压，将一个或多个编程脉冲施加到所述字线，并且将所述验证电压施加到所述字线，并且所述动态单层电路重复所述第三附加编程循环。


4.根据权利要求3所述的非易失性存储器存储系统，其中：
所述第一子组的所述第一存储器单元各自与沟槽相邻，
所述第二子组的所述第二存储器单元与所述沟槽间隔开，使得所述第一存储器单元设置在所述第二存储器单元与所述沟槽之间，
所述第三子组的所述第三存储器单元与所述第一存储器单元相邻并设置在所述第一存储器单元与所述第二存储器单元之间，并且
所述第四子组的所述第四存储器单元与所述第二存储器单元相邻并设置在所述第三存储器单元与所述第二存储器单元之间。


5.一种存储器编程方法，包括：
执行编程循环，包括：
向耦接到存储器单元阵列的字线施加一个或多个编程脉冲，所述存储器单元阵列包括被组织成多个不同子组的多个存储器单元，
将验证电压施加到所述字线，
对已达到验证电平的第一存储器单元的数量进行计数，所述第一存储器单元在所述多个子组的第一子组内，
基于已达到所述验证电平的所述第一存储器单元的数量，确定所述第一子组是否满足数字阈值，
如果所述第一子组不满足所述数字阈值，则增大所述编程脉冲的电压，并且重复所述编程循环，以及
如果满足所述数字阈值，则执行附加编程循环；
其中，所述附加编程循环包括：
对已达到所述验证电平的第二存储器单元的数量进行计数，所述第二存储器单元在所述多个子组的第二子组内，
基于已达到所述验证电平的所述第二存储器单元的数量，确定所述第二子组是否满足所述数字阈值；以及
如果所述第二子组不满足所述数字阈值，则增大所述编程脉冲的所述电压，将所述编程脉冲中的一个或多个施加到所述字线，将所述验证电压施加到所述字线，并且重复所述附加编程循环。


6.根据权利要求5所述的方法，其中：
所述第一子组的所述第一存储器单元各自与沟槽相邻，并且
所述第二子组的所述第二存储器单元与所述沟槽间隔开，使得所述第一存储器单元设置在所述第二存储器单元与...

【专利技术属性】
技术研发人员：X杨，D杜塔，曾怀远，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：美国;US