【技术实现步骤摘要】
快闪存储器及其操作方法
本专利技术是关于半导体存储装置及其操作方法，特别是关于具有多个平面的快闪存储器及其操作方法。
技术介绍
NAND型快闪存储器包含存储单元阵列，存储单元阵列包含多个区块，各区块中形成多个NAND字串，各NAND字串是由多个存储单元，在位线侧选择晶体管与源极线侧选择晶体管之间连接而成。由于快闪存储器的微型化，位线侧/源极线侧选择晶体管与存储单元之间的距离愈来愈小，使得位线侧/源极线侧选择晶体管的漏极端容易产生栅极引发漏极漏电流(GateInducedDrainLeakage，GIDL)，导致电子注入邻接的存储单元的浮栅，进而使存储单元的临界值发生变化，或是发生错误写入。为了抑制这种问题，专利文献1(特开2014-53565号公报)提出了在位线侧/源极线侧选择晶体管与邻接的存储单元之间配置与数据存储无关的虚拟单元。NAND型快闪存储器中，可以借由增加形成于存储单元阵列内的区块数，使得存储容量增加。然而，若增加了区块数，在区块配列方向延伸的全域位线的配线长度就会变长，读取速度等会因为其增加的负载电容而...
【技术保护点】
1.一种快闪存储器的操作方法，其特征在于，该快闪存储器包含多个平面，在各该平面中包括多个NAND字串，各该NAND字串包含选择晶体管及多个存储单元，且各该NAND字串位于位线与源极线之间，该方法包含：/n从该些平面中选择至少1个平面；/n将非选择平面的该位线电气连接至基准电压；/n在该非选择平面的该位线电气连接至该基准电压之后，共通地对该选择平面及该非选择平面的该选择晶体管提供栅极选择信号；及/n在提供该栅极选择信号之后，从该选择平面读出数据、写入数据至该选择平面或将该选择平面的数据擦除。/n
【技术特征摘要】
20190620 JP 2019-1146821.一种快闪存储器的操作方法，其特征在于，该快闪存储器包含多个平面，在各该平面中包括多个NAND字串，各该NAND字串包含选择晶体管及多个存储单元，且各该NAND字串位于位线与源极线之间，该方法包含：
从该些平面中选择至少1个平面；
将非选择平面的该位线电气连接至基准电压；
在该非选择平面的该位线电气连接至该基准电压之后，共通地对该选择平面及该非选择平面的该选择晶体管提供栅极选择信号；及
在提供该栅极选择信号之后，从该选择平面读出数据、写入数据至该选择平面或将该选择平面的数据擦除。
2.如权利要求1所述的快闪存储器的操作方法，其特征在于，将该非选择平面的该位线电气连接至该基准电压的步骤包括：
通过假想电源的驱动电路提供该基准电压；及
在耦接至该非选择平面的位线选择电路中，导通位于该位线与假想电源之间的晶体管，使该位线经由该晶体管耦接至该假想电源的驱动电路所提供的该基准电压。
3.如权利要求2所述的快闪存储器的操作方法，其特征在于，该位线包括偶数位线与奇数位线，借由页缓冲/感测电路来控制该位线选择电路，以将该非选择平面的该偶数位线与该奇数位线皆连接该基准电压，该基准电压为接地电压，且导通该晶体管的电压大于供给电压。
4.如权利要求2所述的快闪存储器的操作方法，其特征在于，通过该假想电源的驱动电路提供该基准电压的步骤包括：
在该假想电源的驱动电路中提供并联设置的第一下拉晶体管与第二下拉晶体管，该第一下拉晶体管与该第二下拉晶体管耦接至该基准电压，且该第一下拉晶体管的驱动能力大于该第二下拉晶体管的驱动能力；及
导通该第二下拉晶体管，且断开该第一下拉晶体管。
5.如权利要求4所述的快闪存储器的操作方法，其特征在于，该选择晶体管包含位线侧选择晶体管以及源极线侧选择晶体管，且对该选择平面及该非选择平面的该选择晶体管提供该栅极选择信号的步骤包括：
共通地对该选择平面及该非选择平面的该位线侧选择晶体管提供该栅极选择信号，以导通该位线侧选择晶体管；
借由导通的该位线侧选择晶体管对该选择平面的该位线进行预充电；
在该选择平面的该位线进行预充电之后，共通地对该选择平面及该非选择平面的该源极线侧选择晶体管提供该栅极选择信号，以导通该源极线侧选择晶体管；及
借由导通的该源极线侧选择晶体管对该选择平面的该位线进行放电。
6.如权利要求5所述的快闪存储器的操作方法，其特征在于，还包括：
对耦接至该选择平面的非选择位线的该假想电源的驱动电路的该第一下拉晶体管的栅极提供第一控制信号，以导通该第一下拉晶体管；及
对耦接至该选择平面的该非选择位线的该假想电源的驱动电路的该第二下拉晶体管的栅极提供第二控制信号，以...
【专利技术属性】
技术研发人员：冈部翔，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。