半导体存储器装置及字线启用方法制造方法及图纸

一种半导体存储器装置，包含符合开放位线架构的存储器组与字线解码器。存储器组被依照位线方向区分成多个存储器区块，每一个存储器区块包含多个字线、多个位线与多个存储器单元。每一个存储器区块中的多个存储器单元被分成两个边缘存储器区段与至少一非边缘存储器区段。字线解码器基于地址信号产生字线启用信号，并根据字线启用信号，以主动模式针对其中一个存储器区块中的两个边缘存储器区段的每一个启用其中一个字线，并同时针对其余存储器区块中每一个的至少一非边缘存储器区段其中之一启用其中一个字线。

【技术实现步骤摘要】
半导体存储器装置及字线启用方法
本公开与半导体存储器装置以及字线启用方法有关。更具体而言，本公开与包含符合开放位线架构的存储器组的半导体存储器装置以及用于所述存储器组的字线启用方法有关。
技术介绍
图1A例示了一种符合开放位线架构(openbitlinearchitecture)的传统存储器组(memorybank)的示意图，而图1B则例示了所述传统存储器组的局部放大的示意图。如图1A以及图1B所示，所述传统存储器组11包含多个存储器单元mc、多个字线WL、由多个位线BL与多个位线/BL所组成的多个位线组、以及多个感测放大器(senseamplifier)阵列AA。所述多个存储器单元mc被分成多个存储器区段(memorysection)，包含两个边缘存储器区段E1与E2、以及一个或多个非边缘存储器区段N1、N2、…、Nx。所述多个存储器单元mc的每一者包含储存电容器C以及存取晶体管TS，其中存取晶体管TS与储存电容器C、一个位线BL(或者位线/BL)以及一个字线WL耦合。对于传统存储器组11的每一个存储器区段而言，同一时间内仅一个字线WL可被启本文档来自技高网...

【技术保护点】
1.一种半导体存储器装置，包含：/n存储器组，所述存储器组符合开放位线架构，且所述存储器组被依照位线方向而区分成多个存储器区块，其中所述多个存储器区块中的每一者包含多个字线、多个位线以及多个存储器单元，所述多个存储器单元被分成多个存储器区段，且所述多个存储器区段包含两个边缘存储器区段以及至少一非边缘存储器区段；以及/n字线解码器，与所述存储器组耦合，用以：/n基于多个地址信号而产生多个字线启用信号；/n根据所述多个字线启用信号，以主动模式针对所述多个存储器区块其中之一的两个边缘存储器区段的每一者启用其多个字线中的一个，以及同时针对所述多个存储器区块中的其余存储器区块的每一个的至少一非边缘存储器...

【技术特征摘要】
1.一种半导体存储器装置，包含：
存储器组，所述存储器组符合开放位线架构，且所述存储器组被依照位线方向而区分成多个存储器区块，其中所述多个存储器区块中的每一者包含多个字线、多个位线以及多个存储器单元，所述多个存储器单元被分成多个存储器区段，且所述多个存储器区段包含两个边缘存储器区段以及至少一非边缘存储器区段；以及
字线解码器，与所述存储器组耦合，用以：
基于多个地址信号而产生多个字线启用信号；
根据所述多个字线启用信号，以主动模式针对所述多个存储器区块其中之一的两个边缘存储器区段的每一者启用其多个字线中的一个，以及同时针对所述多个存储器区块中的其余存储器区块的每一个的至少一非边缘存储器区段其中之一启用其多个字线中的一个。


2.如权利要求1所述的半导体存储器装置，其中：
所述多个存储器区块的每一者包含多个感测放大器阵列；以及
在所述多个存储器区块的每一者中的多个存储器区段的每一者仅与所述多个感测放大器阵列其中之一耦合，且在所述多个存储器区块的每一者中的至少一非边缘存储器区段的每一者与所述多个感测放大器阵列中的两个耦合。


3.如权利要求1所述的半导体存储器装置，其中所述多个存储器区块具有相同数量的多个存储器单元。


4.如权利要求1所述的半导体存储器装置，其中所述多个存储器区块的每一者中的多个字线与所述多个存储器区块中的其余存储器区块中的多个字线均是相互分离的。


5.如权利要求1所述的半导体存储器装置，其中所述多个存储器单元的每一者包含：
储存电容器；以及
存取晶体管，且所述存取晶体管与所述储存电容器、所述多个位线其中之...

【专利技术属性】
技术研发人员：刘奕恒，刘建兴，
申请(专利权)人：晶豪科技股份有限公司，
类型：发明
国别省市：中国台湾;71