【技术实现步骤摘要】
用于改善处理器时钟信号端电磁辐射的电路结构及其形成方法
本专利技术设计电磁辐射的
，具体而言，本专利技术涉及一种用于改善处理器时钟信号端电磁辐射的电路结构。
技术介绍
随着电子产品的使用越来越普及，对其安全性的要求也越来越高，电磁辐射成为人们比较关注的焦点，主要通过EMC测试进行检验，EMC测试又叫做电磁兼容EMC，指的是对电子产品在电磁场方面干扰大小EMI和抗干扰能力EMS的综合评定，是电子产品质量最重要的指标之一，其目的是检测电器产品所产生的电磁辐射对人体、公共场所电网以及其他正常工作之电器产品的影响。电磁兼容是研究在有限的空间、时间、频谱资源条件下，各种用电设备广义还包括生物体可以共存，并不致引起降级的一门学科，它包括电磁干扰和电磁敏感度两部分，电磁干扰测试是测量被测设备在正常工作状态下产生并向外发射的电磁波信号的大小来反应对周围电子设备干扰的强弱，电磁敏感度测试是测量被测设备对电磁骚扰的抗干扰的能力强弱。在电子产品PCB板级别的EMC测试中的RE测试是电路板安规测试指标中一个非常重要的参数，各种...
【技术保护点】
1.一种用于改善处理器时钟信号端电磁辐射的电路结构，其特征在于，所述用于改善处理器时钟信号端电磁辐射的电路结构包括一处理器，所述处理器包括至少一时钟信号端、一功能模块、一脉冲宽度调制信号端口以及一IO端口，其中所述功能模块与所述时钟信号端电性连接，所述脉冲宽度调制信号端口和所述IO端口之间电性连接一线路而形成至少一抵消回路，从而抵消所述时钟信号端与所述功能模块之间电性连接而产生的电磁辐射。/n
【技术特征摘要】 【专利技术属性】
1.一种用于改善处理器时钟信号端电磁辐射的电路结构，其特征在于，所述用于改善处理器时钟信号端电磁辐射的电路结构包括一处理器，所述处理器包括至少一时钟信号端、一功能模块、一脉冲宽度调制信号端口以及一IO端口，其中所述功能模块与所述时钟信号端电性连接，所述脉冲宽度调制信号端口和所述IO端口之间电性连接一线路而形成至少一抵消回路，从而抵消所述时钟信号端与所述功能模块之间电性连接而产生的电磁辐射。
2.根据权利要求1所述的用于改善处理器时钟信号端电磁辐射的电路结构，其中所述时钟信号端与所述功能模块通过一第一连接线路电性连接，所述抵消回路包括至少一第二连接线路，其中所述第二连接线路与所述第一连接线路相互平行且电流方向相反。
3.根据权利要求2所述的用于改善处理器时钟信号端电磁辐射的电路结构，其中所述处理器进一步包括至少一PCB板，所述第一连接线路和所述第二连接线路均被设置于所述PCB板。
4.根据权利要求3所述的用于改善处理器时钟信号端电磁辐射的电路结构，其中所述第一连接线路和所述第二连接线路均被设置于所述PCB板的表层。
5.根据权利要求2至4中任一项所述的用于改善处理器时钟信号端电磁辐射的电路结构，其中所述抵消回路中除所述第二连接线路之外的其余连接线路被设置于所述PCB板的内层。
技术研发人员：赵丙南，
申请(专利权)人：纳瓦电子上海有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。