一种低输入电容GaN基HEMT器件制造技术

技术编号:26732856 阅读:36 留言:0更新日期:2020-12-15 14:37
本发明专利技术属于半导体技术领域,具体的说涉及一种低输入电容GaN基HEMT器件。本发明专利技术的主要方案是采用了分裂源场板结构。分裂源场板的设计可以大幅度地减小器件源极与栅极之间的相对面积,这可以使器件的输入电容得到了显著地降低。在器件的开关过程中,这样的低输入电容可以使器件具有较低的栅极信号的充放电时间,进而降低GaN基HEMT器件的开关损耗。因此,本发明专利技术具有较低的开关损耗,可用于低功耗功率开关器件应用中。

【技术实现步骤摘要】
一种低输入电容GaN基HEMT器件
本专利技术属于化合物半导体制造
,具体的说涉及一种低输入电容GaN基HEMT器件。
技术介绍
GaN基HEMT器件因其具有低导通电阻、高击穿电压、低开关损耗等优良特性而成为了高频率和大功率开关应用的优良解决方案。在现有的GaN基功率HEMT器件技术中,源场板被广泛地采用以提高器件的击穿电压。然而,源场板的引入会增加源极与栅极之间的相对面积,这会增加GaN基HEMT器件的输入电容。较大的输入电容会延长GaN基HEMT器件在开关过程中栅极信号的充放电时间,进而增加器件的开关损耗。随着技术的不断发展,GaN基HEMT器件开关损耗需要被进一步地降低以满足更高效率的应用的需求。特别是在高频工作环境中,GaN基HEMT器件的开关损耗在总体功耗中仍占有较大的比重。因此,设计具有低输入电容的高性能GaN基功率HEMT器件以满足低开关损耗应用的需求是非常有价值的。
技术实现思路
本专利技术所要解决的,就是针对上述问题,提出一种低输入电容的GaN基HEMT器件,使所制备的器件具备较低的开关损耗。本文档来自技高网...

【技术保护点】
1.一种低输入电容GaN基HEMT器件,其特征在于,包括分裂源场板(1)、隔离层(2)、二氧化硅层(3)、源极(4)、漏极(5)、钝化层(6)、栅极(7)、P型帽层(8)、势垒层(9)、沟道层(10)、缓冲层(11)、成核层(12)和衬底层(13);其中,衬底层(13)、成核层(12)、缓冲层(11)、沟道层(10)和势垒层(9)为从下至上依次层叠设置;所述势垒层(9)和沟道层(10)构成的横向异质结结构位于缓冲层(11)之上,在异质结界面处存在二维电子气;所述P型帽层(8)位于势垒层(9)一侧的上表面,栅极(7)位于P型帽层(8)上表面;所述栅极(7)与P型帽层(8)形成欧姆接触或肖特基接触...

【技术特征摘要】
1.一种低输入电容GaN基HEMT器件,其特征在于,包括分裂源场板(1)、隔离层(2)、二氧化硅层(3)、源极(4)、漏极(5)、钝化层(6)、栅极(7)、P型帽层(8)、势垒层(9)、沟道层(10)、缓冲层(11)、成核层(12)和衬底层(13);其中,衬底层(13)、成核层(12)、缓冲层(11)、沟道层(10)和势垒层(9)为从下至上依次层叠设置;所述势垒层(9)和沟道层(10)构成的横向异质结结构位于缓冲层(11)之上,在异质结界面处存在二维电子气;所述P型帽层(8)位于势垒层(9)一侧的上表面,栅极(7)位于P型帽层(8)上表面;所述栅极(7)与P型帽层(8)形成欧姆接触或肖特基接触;所述钝化层(6)覆盖在势垒层(9)和栅极(7)的上表面,并包围P型帽层(8)和栅极(7)的侧面;所述隔离层(2)覆盖在钝化层(6)的上表面;所述源极(4)位于器件靠近P型帽层(7)的一端,并沿垂直方向依次贯穿隔离层(2)、钝化层(6)、势垒层(9)后延伸入沟道层(10)中,与二维电子气沟道形成欧姆接触;所述漏极(5)位于钝化层(6)远离P型帽层(7)的一端,并沿垂直方向依次贯穿钝化层(6)、势垒层(9)后延伸入沟道层(10)中,与二维电子气沟道形成欧姆接触,所述漏极(5)还沿钝化层(6)的上表面向源极(4)一侧延伸;所述分裂源场板(...

【专利技术属性】
技术研发人员:陈万军王方洲许晓锐孙瑞泽信亚杰夏云刘超张波
申请(专利权)人:电子科技大学
类型:发明
国别省市:四川;51

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1