薄膜器件制造技术

一种薄膜器件包括多晶硅元件和氧化物半导体元件。所述多晶硅元件包括由低电阻多晶硅制成的第一部分。所述氧化物半导体元件包括由低电阻氧化物半导体制成的第二部分。所述第一部分和所述第二部分被设置为彼此重叠并且连接。

【技术实现步骤摘要】
薄膜器件
本公开涉及一种薄膜器件。
技术介绍
实际上使用了将低温多晶硅薄膜晶体管(LTPSTFT)与氧化物半导体TFT合并到一个像素电路中的技术。该技术在本文中被称为混合TFT显示(HTD)技术。HTD技术将具有高移动性的低温多晶硅TFT和生成小泄漏电流的氧化物半导体TFT二者合并到像素电路中，以实现更高的显示质量和更低的功率消耗。例如，US2015/0055051A和US2018/0240855A公开了HTD技术中的技术。根据这些专利文献，该技术通过一个或多个过孔(一个或多个接触孔)以及金属线，连接低温多晶硅TFT的源极/漏极与氧化物半导体TFT的源极/漏极。
技术实现思路
如上所述，为了通过过孔和金属线取得低温多晶硅TFT的源极/漏极和氧化物半导体TFT的源极/漏极的接触，在像素电路中需要多个过孔。过孔在每一过孔和其他元件之间需要较大的面积和设计余裕。为此原因，增加过孔的数量将妨碍更高分辨率的实现。这同样适用于薄膜器件，包括不同于显示器件的多晶硅元件和氧化物半导体元件。增加过孔的数量将妨碍减小电路尺寸。本公开的一个方面为一种薄膜器件，包括多晶硅元件和氧化物半导体元件。所述多晶硅元件包括由低电阻多晶硅制成的第一部分。所述氧化物半导体元件包括由低电阻氧化物半导体制成的第二部分。所述第一部分和第二部分被设置为彼此重叠并且连接。本公开的另一方面为一种制造薄膜器件的方法，包括：形成多晶硅膜，其包括由高电阻多晶硅制成的第三部分和由低电阻多晶硅制成的第四部分；并且形成氧化物半导体膜，其包括由高电阻氧化物半导体制成的第五部分和由低电阻氧化物半导体制成的第六部分，所述低电阻氧化物半导体被设置为与所述第四部分重叠和连接。本公开的一个方面能够减小包括多晶硅元件和氧化物半导体元件的电路的尺寸。应该理解的是，前面的一般性描述和以下的详细描述均为示例性及说明性的并且均非对本公开的限制。附图说明图1示意性地示出了OLED显示装置的构造示例；图2A示出了像素电路的构造示例；图2B示出了像素电路的另一构造示例；图2C示出了像素电路的又一构造示例；图3示出了彼此的源极/漏极直接接触的低温多晶硅TFT和氧化物半导体TFT的剖面结构；图4是制造图3中示出的构造示例的方法的示例的流程图；图5是示出了为了取得更低的接触电阻的处理的示例的示意图；图6A是示出了为了降低接触电阻的处理的另一示例的示意图；图6B是示出了为了取得更低的接触电阻的处理的又一示例的示意图；图7示出了彼此的源极/漏极直接接触的低温多晶硅TFT和氧化物半导体TFT的剖面结构；图8是制造图7中示出的构造示例的方法的示例的流程图；图9示出了彼此的源极/漏极通过金属膜连接的低温多晶硅TFT和氧化物半导体TFT的剖面结构；图10是制造图9中示出的构造示例的方法的示例的流程图；图11A示出了彼此的源极/漏极通过通孔连接的低温多晶硅TFT和氧化物半导体TFT的剖面结构；图11B示出了彼此的源极/漏极通过通孔连接的低温多晶硅TFT和氧化物半导体TFT的其他剖面结构；图12A是制造图11A中示出的构造示例的方法的示例的流程图；图12B是制造图11B中示出的构造示例的方法的示例的流程图；图13示出了彼此的源极/漏极通过通孔连接的低温多晶硅TFT和氧化物半导体TFT的剖面结构；图14是制造图13中示出的构造示例的方法的示例的流程图；图15示出了彼此的源极/漏极通过通孔连接的低温多晶硅TFT和氧化物半导体TFT的剖面结构；图16是制造图15中示出的构造示例的方法的示例的流程图；图17示出了彼此的源极/漏极通过通孔和金属膜的层压件连接的低温多晶硅TFT和氧化物半导体TFT的剖面结构；图18是制造图17中示出的构造示例的方法的示例的流程图；图19示出了彼此的源极/漏极通过通孔连接的低温多晶硅TFT和氧化物半导体TFT的剖面结构；图20是制造图19中示出的构造示例的方法的示例的流程图；图21示出了彼此的源极/漏极通过通孔连接的低温多晶硅TFT和氧化物半导体TFT的剖面结构；图22是制造图21中示出的构造示例的方法的示例的流程图；图23示出了彼此的源极/漏极直接接触的低温多晶硅TFT和氧化物半导体TFT的剖面结构；图24示出了彼此的源极/漏极通过通孔连接的低温多晶硅TFT和氧化物半导体TFT的剖面结构；图25示出了彼此的源极/漏极直接接触的低温多晶硅TFT和氧化物半导体TFT的剖面结构；图26是制造图25中示出的构造示例的方法的示例的流程图；图27示出了彼此的源极/漏极直接接触的低温多晶硅TFT和氧化物半导体TFT的剖面结构；并且图28是制造图27中示出的构造示例的方法的示例的流程图。具体实施方式在下文中，将参照附图描述本公开的实施例。应当指出的是，这些实施例仅仅是实现本公开的示例，并不限制本公开的技术范围。图中常用的元件用相同的附图标记表示，并且附图中的一些元件在尺寸或形状上被放大，以便清楚地理解描述。概述以下描述采用有机发光二极管(OLED)显示装置作为薄膜器件的示例。本公开中的OLED显示装置包括像素电路和/或外围电路中的低温多晶硅薄膜晶体管(LTPSTFT)和氧化物半导体TFT，其中低温多晶硅TFT的源极/漏极与氧化物半导体TFT的源极/漏极物理连接。特别地，低温多晶硅TFT具有由电阻减小的多晶硅(低电阻多晶硅)制成的源/漏，并且氧化物半导体TFT具有由电阻减小的氧化物半导体(低电阻氧化物半导体)制成的源/漏。普通低电阻源/漏的薄层电阻在10Ω到100kΩ的范围内，例如，从几十欧姆到几万欧姆。电阻未减小的普通沟道(即高电阻沟道)的薄层电阻，通常在1MΩ到10GΩ的范围内，例如，从几兆欧姆到几千兆欧姆。当从层结构方向看时，低温多晶硅TFT的源/漏和氧化物半导体TFT的源/漏彼此至少部分地重叠，并且其彼此直接或通过导体连接。连接两个TFT的源/漏的导体可以是金属或低电阻半导体。使得低温多晶硅TFT的源/漏与氧化物半导体TFT的源/漏通过两个过孔(接触孔)及金属膜连接的构造，导致电路因为这两个过孔而具有较大的面积。特别地，在过孔和其他元件之间，过孔占据较大的面积并且需要设计余裕。因此，增加过孔的数量将妨碍更高分辨率的实现。本公开的构造具有较少数量的用于连接低温多晶硅TFT和氧化物半导体TFT的源/漏的过孔，以实现较小的电路面积。前述的适用于薄膜器件，包括不同于显示器件的多晶硅元件和氧化物半导体元件。增加过孔的数量将妨碍减小电路尺寸。因此，上述低温多晶硅TFT和氧化物半导体TFT的连接可以用于其他半导体元件的连接。半导体元件中的一种是多晶硅元件，其包括由低电阻多晶硅制成的导电部件(第一部分)，以及另一种是氧化物半导体元件，其包括由低电阻氧化物半导本文档来自技高网...

【技术保护点】
1.一种薄膜器件包括：/n多晶硅元件；以及/n氧化物半导体元件，/n其中所述多晶硅元件包括由低电阻多晶硅制成的第一部分，/n其中所述氧化物半导体元件包括由低电阻氧化物半导体制成的第二部分，并且/n其中所述第一部分和所述第二部分被设置为彼此重叠并且连接。/n

【技术特征摘要】
20190614 JP 2019-110865;20200217 JP 2020-0246011.一种薄膜器件包括：
多晶硅元件；以及
氧化物半导体元件，
其中所述多晶硅元件包括由低电阻多晶硅制成的第一部分，
其中所述氧化物半导体元件包括由低电阻氧化物半导体制成的第二部分，并且
其中所述第一部分和所述第二部分被设置为彼此重叠并且连接。


2.根据权利要求1所述的薄膜器件，其中所述第一部分与所述第二部分接触。


3.根据权利要求1所述的薄膜器件，其中所述第一部分与所述第二部分通过两者间插入的金属膜连接。


4.根据权利要求1所述的薄膜器件，其中所述第一部分与所述第二部分通过两者间插入的金属硅化物膜连接。


5.根据权利要求4所述的薄膜器件，其中所述金属硅化物膜是氧化物半导体的组分元素中的至少一者、硅元素和金属元素的混合物的层。


6.根据权利要求1所述的薄膜器件，其中所述第一部分和所述第二部分中的一者被设置在比另一者更靠上的层上，并且
其中所述第一部分与所述第二部分通过由与所述第一部分和所述第二部分中的一者相同的材料制成的通孔连接。


7.根据权利要求1所述的薄膜器件，其中离子被注入所述第一部分和所述第二部分中以减小接触电阻。


8.根据权利要求1至7中任一项所述的薄膜器件，
其中所述多晶硅元件是多晶硅薄膜晶体管，
其中所述氧化物半导体元件是氧化物半导体薄膜晶体管，
其中所述第一部分被包括在所述多晶硅薄膜晶体管的源极/漏极中，并且
其中所述第二部分被包括在所述氧化物半导体薄膜晶体管的源极/漏极中。


9.根据权利要求8所述的薄膜器件，
其中所述多晶硅薄膜晶体管包括被设置在沟道的上方的栅极，两者间插入有栅极绝缘膜，
其中所述栅极覆盖有层间绝缘膜，并且
其中所述层间绝缘膜的部分覆盖有氧化物半导体薄膜晶体管的源极/漏极的部分。


10.根据权利要求8所述的薄膜器件，
其中所述第一部分覆盖有层间绝缘膜，
其中所述第二部分被设置在所述层间绝缘膜上方，并且
其中所述第一部分与所述第二部分通过在所述层间绝缘膜中设置的通孔连接。


11.根据权利要求10所述的薄膜器件，其中...

【专利技术属性】
技术研发人员：竹知和重，田中淳，世良贤二，袁永，
申请(专利权)人：天马日本株式会社，武汉天马微电子有限公司，
类型：发明
国别省市：日本;JP