多路复用器电路及其形成方法技术

一种多路复用器电路包括各自在X轴方向上延伸的第一鳍和第二鳍。第一、第二、第三和第四栅极在垂直于X轴方向的Y轴方向上延伸并且接触第一鳍和第二鳍。第一、第二、第三和第四栅极配置为分别接收第一、第二、第三和第四数据信号。第五、第六、第七和第八栅极在Y轴方向上延伸并且接触第一鳍和第二鳍、第五、第六、第七和第八栅极，并且配置为分别接收第一、第二、第三和第四选择信号。输入逻辑电路配置为在中间节点处提供输出。第九栅极在Y轴方向上延伸并且接触第一鳍和第二鳍。输出逻辑电路配置为在输出端子处提供第一、第二、第三和第四数据信号中所选择的一个。本发明专利技术的实施例还涉及形成多路复用器的方法。

【技术实现步骤摘要】
多路复用器电路及其形成方法
本专利技术的实施例涉及多路复用器电路及其形成方法。
技术介绍
集成电路可以包括许多具有不同功能的标准单元。例如，标准单元可以是诸如与(AND)门、或(OR)门、异或(XOR)门、非(NOT)门、与非(NAND)门、或非(NOR)门和异或(XNOR)门的逻辑门以及诸如多路复用器、触发器、加法器和计数器的组合逻辑电路。可以实施标准单元以实现复杂的集成电路功能。当设计具有特定功能的集成电路时，选择标准单元。接下来，设计人员或者EDA(电子设计自动化)或ECAD(电子计算机辅助设计)工具绘制包括所选择的标准单元和/或非标准单元的集成电路的设计布局。设计布局转换为光掩模。然后，当通过光刻工艺用光掩模定义的各个层的图案被转印到衬底上时，可以制造半导体集成电路。为了方便集成电路设计，建立了包括频繁使用的标准单元及其相应布局的库。因此，当设计集成电路时，设计人员可以从库中选择所需的标准单元，并将所选择的标准单元放置在自动布局和布线模块中，从而可以创建集成电路的布局。例如，这样的标准单元库可以包括数字多路复用器(DMU本文档来自技高网...

【技术保护点】
1.一种多路复用器电路，包括：/n第一鳍和第二鳍，各自在X轴方向上延伸；/n第一栅极、第二栅极、第三栅极和第四栅极，在垂直于所述X轴方向的Y轴方向上延伸并且与所述第一鳍和所述第二鳍接触，所述第一栅极、所述第二栅极、所述第三栅极和所述第四栅极配置为分别接收第一数据信号、第二数据信号、第三数据信号和第四数据信号；/n第五栅极、第六栅极、第七栅极和第八栅极，在所述Y轴方向上延伸并且与所述第一鳍和所述第二鳍接触，所述第五栅极、所述第六栅极、所述第七栅极和所述第八栅极分别配置为接收第一选择信号、第二选择信号、第三选择信号和第四选择信号；/n输入逻辑电路，包括所述第一鳍和所述第二鳍以及所述第一栅极、所述第...

【技术特征摘要】
20190614 US 62/861,649;20200526 US 16/883,5241.一种多路复用器电路，包括：
第一鳍和第二鳍，各自在X轴方向上延伸；
第一栅极、第二栅极、第三栅极和第四栅极，在垂直于所述X轴方向的Y轴方向上延伸并且与所述第一鳍和所述第二鳍接触，所述第一栅极、所述第二栅极、所述第三栅极和所述第四栅极配置为分别接收第一数据信号、第二数据信号、第三数据信号和第四数据信号；
第五栅极、第六栅极、第七栅极和第八栅极，在所述Y轴方向上延伸并且与所述第一鳍和所述第二鳍接触，所述第五栅极、所述第六栅极、所述第七栅极和所述第八栅极分别配置为接收第一选择信号、第二选择信号、第三选择信号和第四选择信号；
输入逻辑电路，包括所述第一鳍和所述第二鳍以及所述第一栅极、所述第二栅极、所述第三栅极、所述第四栅极、所述第五栅极、所述第六栅极、所述第七栅极和所述第八栅极，所述输入逻辑电路配置为接收所述第一数据信号、所述第二数据信号、所述第三数据信号和所述第四数据信号以及所述第一选择信号、所述第二选择信号、所述第三选择信号和所述第四选择信号，并且在第一中间节点处提供输出；
第九栅极，在所述Y轴方向上延伸并且与所述第一鳍和所述第二鳍接触，所述第九栅极连接到所述第一中间节点；以及
输出逻辑电路，包括所述第一鳍和所述第二鳍以及所述第九栅极，所述输出逻辑电路配置为在输出端子处提供所述第一数据信号、所述第二数据信号、所述第三数据信号和所述第四数据信号中所选择的一个。


2.根据权利要求1所述的多路复用器电路，还包括第一电源轨和第二电源轨；
其中，所述输入逻辑电路包括八输入与或(AO2222)电路，所述八输入与或电路包括：
第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管和第四PMOS晶体管，具有分别配置为接收所述第一数据信号、所述第二数据信号、所述第三数据信号和所述第四数据信号的所述第一栅极、所述第二栅极、所述第三栅极和所述第四栅极；
第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管和第八PMOS晶体管，具有分别配置为接收所述第一选择信号、所述第二选择信号、所述第三选择信号和所述第四选择信号的所述第五栅极、所述第六栅极、所述第七栅极和所述第八栅极；
所述第一PMOS晶体管和所述第五PMOS晶体管各自具有连接到所述第一中间节点的漏极端子以及彼此连接的源极端子，所述第二PMOS晶体管和所述第六PMOS晶体管各自具有连接到所述第一PMOS晶体管和所述第五PMOS晶体管的源极端子的漏极端子以及彼此连接的源极端子，所述第三PMOS晶体管和所述第七PMOS晶体管各自具有连接到所述第二PMOS晶体管和所述第六PMOS晶体管的源极端子的漏极端子以及彼此连接的源极端子，所述第四PMOS晶体管和所述第八PMOS晶体管各自具有连接到所述第三PMOS晶体管和所述第七PMOS晶体管的源极端子的漏极端子以及连接到所述第一电源轨的源极端子；
第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第四NMOS晶体管，具有分别配置为接收所述第一数据信号、所述第二数据信号、所述第三数据信号和所述第四数据信号的第一栅极、第二栅极、第三栅极和第四栅极；
第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管和第八NMOS晶体管，具有分别配置为接收所述第一选择信号、所述第二选择信号、所述第三选择信号和所述第四选择信号的第五栅极、第六栅极、第七栅极和第八栅极；
所述第一NMOS晶体管、所述第二NMOS晶体管、所述第三NMOS晶体管和所述第四NMOS晶体管，各自具有连接到所述第一中间节点的漏极端子，所述第五NMOS晶体管、所述第六NMOS晶体管、所述第七NMOS晶体管和所述第八NMOS晶体管各自具有连接到所述第二电源轨的源极端子，以及
所述第一NMOS晶体管、所述第二NMOS晶体管、所述第三NMOS晶体管和所述第四NMOS晶体管，具有连接到所述第五NMOS晶体管、所述第六NMOS晶体管、所述第七NMOS晶体管和所述第八NMOS晶体管的相应的漏极端子的源极端子。


3.根据权利要求2所述的多路复用器电路，其中，所述输出逻辑电路包括反相器电路，所述反相器电路包括：
第九PMOS晶体管，具有所述第九栅极和连接到所述第一电源轨的源极端子；
第九NMOS晶体管，具有所述第九栅极和连接到所述第二电源轨的源极端子；以及
其中，所述输出端子形成在所述第九PMOS晶体管的漏极端子和所述第九NMOS晶体管的漏极端子的接点处。


4.根据权利要求1所述的多路复用器电路，其中，所述输入逻辑电路包括：
第一双输入与非(ND2)电路，包括：配置为接收所述第一数据信号的第一栅极、以及配置为接收所述第一选择信号的第五栅极，并且在所述第一中间节点处提供输出；以及
六输入与-或-反相器(AOI222)电路，包括配置为分别接收所述第二数据信号、所述第三数据信号和所述第四数据信号的所述第二栅极、所述第三栅极和所述第四栅极以及配置为分别接收所述第二选择信号、所述第三选择...

【专利技术属性】
技术研发人员：刘祈麟，谢尚志，李健兴，马伟翔，陈奕勋，李焯基，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71