电阻电路及人工智能芯片制造技术

本发明专利技术公开了电阻电路及人工智能芯片。电阻电路包括一堆叠结构。堆叠结构包括交错堆叠的多个电阻材料层与多个绝缘层。电阻电路包括电性串联或电性并联的至少两个单元电阻。该至少两个单元电阻分别定义在不同层的电阻材料层中。

【技术实现步骤摘要】
电阻电路及人工智能芯片
本专利技术是有关于一种电阻电路，且特别是有关于一种用于人工智能芯片的电阻电路。
技术介绍
近来，利用存储器阵列所实现的类神经计算装置被提出。相较于利用处理器来执行类神经演算，此种类神经计算装置具有低功耗的优点，并可应用至人工智能芯片。类神经计算装置通常包括多个突触单元(synapse)。各个突触单元对应于一权重值。当一输入向量施加至类神经计算装置，输入向量将与关联的一或多个突触单元所对应的权重值所构成的权重向量相乘，以得到一积项和(sumofproduct)结果。积项和运算广泛地使用于类神经装置当中。
技术实现思路
本专利技术是关于一种电阻电路及人工智能芯片。电阻电路的电性相连的单元电阻是分别定义在堆叠结构中不同层的电阻材料层中。根据本专利技术的一方面，提出一种电阻电路，其包括一堆叠结构。堆叠结构包括交错堆叠的多个电阻材料层与多个绝缘层。电阻电路包括电性串联或电性并联的至少两个单元电阻。该至少两个单元电阻分别定义在不同层的电阻材料层中。根据本专利技术的另一方面，提出一种人工智能本文档来自技高网...

【技术保护点】
1.一种电阻电路，包括：/n一堆叠结构，包括交错堆叠的多个电阻材料层与多个绝缘层，其中该电阻电路包括电性串联或电性并联的至少两个单元电阻，该至少两个单元电阻分别定义在不同层的这些电阻材料层中。/n

【技术特征摘要】
20190614 US 16/441,0651.一种电阻电路，包括：
一堆叠结构，包括交错堆叠的多个电阻材料层与多个绝缘层，其中该电阻电路包括电性串联或电性并联的至少两个单元电阻，该至少两个单元电阻分别定义在不同层的这些电阻材料层中。


2.如权利要求1所述的电阻电路，其中这些电阻材料层中至少一个为浮接。


3.如权利要求1所述的电阻电路，其中该至少两个单元电阻具有相同或不同的电阻值。


4.如权利要求1所述的电阻电路，其中该电阻电路的有效电阻是由该至少两个单元电阻造成。


5.如权利要求1所述的电阻电路，其中这些电阻材料层的外侧壁彼此对齐。


6.如权利要求1所述的电阻电路，更包括多个导体元件配置在该堆叠结构中，该至少两个单元电阻分别定义在这些导体元件的不同对之间。


7.如权利要求6所述的电阻电路，更包括一导体层，配置在该堆叠结构上，并电性连接这些导体元件，其中该导体层包括一输入导体部及一输出导体部，该电阻电路定义在该输入导体部与该输出导体部之间，其中该输入导体部是用作该电...

【专利技术属性】
技术研发人员：陈士弘，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71