【技术实现步骤摘要】
读取时钟生成电路以及包括其的数据处理电路相关申请的交叉引用本申请要求于2019年6月10日提交的申请号为10-2019-0067809的韩国专利申请的优先权，该韩国专利申请通过引用整体并入本文。
各个实施例总体涉及一种半导体电路，并且特别地，涉及一种读取时钟生成电路和包括读取时钟生成电路的数据处理电路。
技术介绍
电子设备，例如计算机、移动电话或存储设备，可以包括其中已经集成了各种装置或电路的集成电路。每个集成电路可以电联接到一个或多个外部电路或设备，并且可以包括用于在外部电路和设备之间接口的元件。例如，诸如存储器装置的外围装置可以电联接到存储器控制器以配置存储器系统。该存储器系统可以包括用于与内部和/或外部的数据接口的数据处理电路，例如，用于将并行数据转换成串行数据并输出串行数据的串行器。
技术实现思路
各个实施例针对提供一种用于稳定的数据处理的读取时钟生成电路以及包括该读取时钟生成电路的数据处理电路。在实施例中，一种读取时钟生成电路可以包括：复用器，被配置为响应...
【技术保护点】
1.一种读取时钟生成电路，包括：/n复用器，响应于选择信号选择多个分频时钟信号之一，并且输出所选择的分频时钟信号作为初始读取时钟信号；/n检测电路，基于所述多个分频时钟信号的相位与写入时钟信号的相位比较的结果生成检测信号，所述检测信号指示所述多个分频时钟信号之中在所述写入时钟信号的第一边沿之后具有最快的第二边沿的分频时钟信号的检测定时；/n计数器，响应于所述检测信号对所述写入时钟信号进行计数以生成选择信号；以及/n校正电路，在响应于所述检测信号而确定的无效区段期间停用所述初始读取时钟信号，以输出读取时钟信号。/n
【技术特征摘要】
20190610 KR 10-2019-00678091.一种读取时钟生成电路，包括：
复用器，响应于选择信号选择多个分频时钟信号之一，并且输出所选择的分频时钟信号作为初始读取时钟信号；
检测电路，基于所述多个分频时钟信号的相位与写入时钟信号的相位比较的结果生成检测信号，所述检测信号指示所述多个分频时钟信号之中在所述写入时钟信号的第一边沿之后具有最快的第二边沿的分频时钟信号的检测定时；
计数器，响应于所述检测信号对所述写入时钟信号进行计数以生成选择信号；以及
校正电路，在响应于所述检测信号而确定的无效区段期间停用所述初始读取时钟信号，以输出读取时钟信号。
2.根据权利要求1所述的读取时钟生成电路，其中所述多个分频时钟信号之间具有相同的相位差。
3.根据权利要求1所述的读取时钟生成电路，其中所述检测电路包括：
相位检测器，将所述初始读取时钟信号的相位与所述写入时钟信号的相位进行比较以生成相位检测信号，
第一触发器，响应于所述相位检测信号锁存所述写入时钟信号以生成相位标志，
第二触发器，响应于所述相位检测信号锁存所述相位标志以生成移位的相位标志，
第一逻辑门，对所述相位标志和所述移位的相位标志执行逻辑运算，
第二逻辑门，对所述第一逻辑门的输出信号和所述移位的相位标志执行逻辑运算，以生成移位的读取时钟信号，
第三触发器，响应于所述移位的读取时钟信号锁存第一电压电平，以及
第三逻辑门，响应于所述第三触发器的输出信号和所述移位的读取时钟信号生成所述检测信号。
4.根据权利要求1所述的读取时钟生成电路，其中所述校正电路包括：
锁存器，响应于所述初始读取时钟信号锁存所述检测信号以生成读取时钟有效区段信号，以及
逻辑门，对所述读取时钟有效区段信号和所述初始读取时钟信号执行逻辑运算以输出所述读取时钟信号。
5.一种数据处理电路，包括：
读取时钟生成电路，基于多个分频时钟信号的相位与写入时钟信号的相位比较的结果，将所述多个分频时钟信号之中在写入时钟信号的第一边沿之后具有最快的第二边沿的分频时钟信号输出为读取时钟信号；以及
先进先出电路，即FIFO电路，响应于所述写入时钟信号来接收输入数据，并且响应于所述读取时钟信号输出所述输入数据作为输出数据。
6.根据权利要求5所述的数据处理电路，进一步包括分频电路，所述分频电路将源时钟信号按分频比进行分频以生成所述多个分频时钟信号。
7.根据权利要求5所述的数据处理电路，其中所述多个分频时钟信号之间具有相同的相位...
【专利技术属性】
技术研发人员：黃敏淳，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。