半导体器件及其形成方法技术

一种半导体器件及其形成方法，包括：提供基底；在基底表面依次形成第一材料层和第二材料层；在第二材料层表面形成第一掩膜层，相邻第一掩膜层之间具有第一槽，第一掩膜层具有第一尺寸，第一槽具有第二尺寸；在第一槽底部的第一材料层内形成具有第一离子的第一硬掺杂层；去除第一材料层，形成第二槽；对初始第一掺杂层进行减薄处理形成第一掺杂层，且使得第二槽形成为初始第三槽，第一掺杂层具有第三尺寸，初始第三槽具有第四尺寸；在第二材料层内形成第一掺杂掩膜层和第二掺杂掩膜层，第一掺杂掩膜层位于第二槽底部，第二掺杂掩膜层位于初始第三槽底部；去除第一掺杂层和第二材料层，形成第三槽。所述方法提高了半导体器件的性能。

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
技术介绍
随着半导体技术的飞速发展，半导体器件的特征尺寸不断缩小，使集成电路的集成度越来越高，这对半导体制造工艺也提出了更高的要求。刻蚀是半导体制造中的重要工艺，是将掩膜版上的图案转移到材料层上的过程，而随着特征尺寸的不断减小，光刻工艺中由于波长极限的存在，使得刻蚀工艺遇到瓶颈，无法提供更小尺寸的沟槽的刻蚀。为了获得更小的间距尺寸，已经开发了多重图案化光刻(MPL)。已经尝试了两种形式的MPL，一种使用重复的光刻工艺(光刻-蚀刻-光刻或LELE)技术，而另一种基于自对准间隔件处理。在制造FinFET结构的鳍时，自对准间隔件处理是有利的。自对准间隔件处理通常被称为自对准双重处理(SADP)。在SADP中，通过图案化和蚀刻芯轴材料以光刻方式形成一组芯轴。然后，可以在芯轴的侧壁上形成侧壁间隔件。侧壁间隔件的形成可以通过在芯轴材料之上沉积材料，去除水平表面上所沉积的材料，以及去除芯轴材料，留下侧壁间隔件来实现。侧壁间隔件的沉积可以导致远小于光刻形成芯轴可获得的间隔件宽度的间隔件宽度。然后，可以抛光侧壁间隔件和芯轴，以暴露芯轴和用作去除剩余的芯轴材料的蚀刻掩模的间隔件。SADP工艺涉及在预先图案化的芯轴的侧壁上形成间隔件作为膜层，从水平表面去除间隔件层，以及去除初始图案化的芯轴材料而留下间隔件本身。由于每一个芯轴有两个侧壁间隔件，因此线密度被加倍。因此，SADP适用于以初始光刻间距的一半来限定窄的鳍部。然而，由于光刻工艺的限制，通过SADP所形成的鳍部的间距难以调节。
技术实现思路
本专利技术解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。为解决上述技术问题，本专利技术提供一种半导体器件的形成方法，包括：提供基底；在所述基底表面形成第一材料层；在所述第一材料层上形成第二材料层；在所述第二材料层表面形成多个分立的第一掩膜层，相邻第一掩膜层之间具有第一槽，在平行于基底表面的第一方向上，所述第一掩膜层具有第一尺寸，所述第一槽具有第二尺寸；在所述第一槽底部的第二材料层内掺杂第一离子，在第二材料层内形成初始第一掺杂层；形成初始第一掺杂层后，去除初始第一掺杂层两侧的第二材料层，形成分别位于初始第一掺杂层两侧第二槽和初始第三槽，在平行于基底表面的第一方向上，所述第二槽和初始第二槽具有第一尺寸；形成第二槽和初始第三槽后，对初始第三槽暴露出的初始第一掺杂层侧壁进行减薄处理形成第一掺杂层，使得所述初始第三槽形成为第三槽，在平行于基底表面的第一方向上，所述第一掺杂层的尺寸为第三尺寸，所述第三尺寸小于第二尺寸，所述第三槽的尺寸为第四尺寸，第四尺寸大于第一尺寸；在所述第二槽底部的第一材料层内掺杂第二离子，在第一材料层内形成第一掺杂掩膜层；在所述第三槽底部的第一材料层内掺杂第二离子，在第一材料层内形成第二掺杂掩膜层；形成第一掺杂掩膜层和第二掺杂掩膜层后，去除所述第一掺杂层和第一材料层，形成第五槽。可选的，所述初始第一掺杂层的形成方法包括：以所述第一掩膜层为掩膜，对所述第二材料层进行第一离子掺杂，所述第一离子掺杂的掺杂离子为第一离子，使得第一槽底部的第二材料层形成为初始第一掺杂层。可选的，所述第一离子掺杂的工艺包括：离子注入工艺或者固态源掺杂工艺。可选的，所述第一离子包括：砷离子、硼离子、磷离子、镓离子或铟离子。可选的，所述第一掺杂掩膜层的形成方法包括：以所述第一掺杂层为掩膜，对所述第二槽底部的第一材料层进行离子掺杂，所述离子掺杂的掺杂离子为第二离子，使得第二槽底部的第一材料层形成为第一掺杂掩膜层。可选的，所述第二掺杂掩膜层的形成方法包括：以所述第一掺杂层为掩膜，对所述第三槽底部的第一材料层进行离子掺杂，所述离子掺杂的掺杂离子为第二离子，使得第三槽底部的第一材料层形成为第二掺杂掩膜层。可选的，形成所述第一掺杂掩膜层过程中形成所述第二掺杂掩膜层。可选的，所述第二离子包括：砷离子、硼离子、磷离子、镓离子或铟离子。可选的，还包括：在所述第一材料层表面形成第一隔离层，所述第二材料层位于第一隔离层表面；所述第二槽和第三槽暴露出第一隔离层表面；形成第一掺杂掩膜层和第二掺杂掩膜层后，去除所述第一掺杂层、第一隔离层和第二材料层，形成第五槽。可选的，形成第五槽的方法包括：去除所述第一掺杂层；去除所述第一掺杂层后，去除所述第一隔离层；去除所述第一隔离层后，去除所述第二材料层。可选的，所述第一材料层的材料包括：无定形硅、无定形碳、多晶硅、SiCO或者SiCOH。可选的，去除所述第一材料层的工艺包括：干法刻蚀工艺或者湿法刻蚀工艺。可选的，所述第二材料层的材料包括：无定形硅、无定形碳、多晶硅、SiCO或者SiCOH。可选的，对初始第三槽暴露出的初始第一掺杂层侧壁进行减薄处理的方法包括：在所述第一材料层表面形成第二掩膜层，所述第二掩膜层位于部分初始第一掺杂层表面和部分第二材料层表面，暴露出初始第三槽和初始第三槽两侧的部分第一掩膜层顶部表面；以所述第二掩膜层为掩膜，刻蚀去除部分第一掩膜层，使得所述初始第一掺杂层形成第一掺杂层。可选的，所述基底包括：衬底、位于衬底表面的初始第一芯轴层和位于初始第一芯轴层表面的初始第二芯轴层。可选的，所述基底还包括：在衬底表面形成的第一保护层，初始第一芯轴层位于第一保护层表面；在所述初始第一芯轴层表面形成第二保护层，所述初始第二芯轴层位于第二保护层表面；在所述初始第二芯轴层表面形成第三保护层，所述第一材料层位于第三保护层表面。可选的，所述基底包括：若干第一区和位于相邻第一区之间的第二区；所述第一掩膜层位于第一区的第二材料层表面；所述第一掺杂掩膜层和第二掺杂掩膜层位于第一区的基底表面，且所述第一掺杂掩膜层和第二掺杂掩膜层暴露出第二区的基底表面；所述半导体器件的形成方法还包括：以所述第一掺杂掩膜层和第二掺杂掩膜层为掩膜，刻蚀所述初始第一芯轴层，形成第一芯轴层，第一区的相邻第一芯轴层之间具有第一开口，所述第一开口的尺寸为第一尺寸，相邻第一区的第一芯轴层之间具有第二开口；在所述第一芯轴层侧壁形成第一侧墙，且所述第一侧墙填充满所述第一开口，所述第一侧墙还位于第二开口的侧壁；形成第一侧墙后，去除所述第一芯轴层；去除所述第一芯轴层后，以所述第一侧墙为掩膜，刻蚀所述初始第二芯轴层，在第一区衬底上形成第二芯轴层，所述第二芯轴层还位于第二区衬底上所述第一区的第二芯轴层两侧分别具有第三开口和第四开口，在平行于基底表面的第一方向上，所述第三开口的尺寸为第一尺寸，所述第四开口的尺寸为第四尺寸；在所述第二芯轴层侧壁形成第二侧墙，所述第二侧墙还位于第二区衬底上，所述第二侧墙覆盖所述第三开口和第四开口侧壁，所述第二侧墙具有第五尺寸，所述第一尺寸大于第五尺寸的两倍，且所述第四尺寸大于第五尺寸的两倍；形成第二侧墙后，去除所述第二芯轴层；去除所述第二芯轴层后，去除所述第二区的第二侧墙；去除所述第二区的第二侧墙后，以所述第一区的第二侧墙为掩膜，刻蚀本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：/n提供基底；/n在所述基底表面形成第一材料层；/n在所述第一材料层上形成第二材料层；/n在所述第二材料层表面形成多个分立的第一掩膜层，相邻第一掩膜层之间具有第一槽，在平行于基底表面的第一方向上，所述第一掩膜层具有第一尺寸，所述第一槽具有第二尺寸；/n在所述第一槽底部的第二材料层内掺杂第一离子，在第二材料层内形成初始第一掺杂层；/n形成初始第一掺杂层后，去除初始第一掺杂层两侧的第二材料层，形成分别位于初始第一掺杂层两侧第二槽和初始第三槽，在平行于基底表面的第一方向上，所述第二槽和初始第二槽具有第一尺寸；/n形成第二槽和初始第三槽后，对初始第三槽暴露出的初始第一掺杂层侧壁进行减薄处理形成第一掺杂层，使得所述初始第三槽形成为第三槽，在平行于基底表面的第一方向上，所述第一掺杂层的尺寸为第三尺寸，所述第三尺寸小于第二尺寸，所述第三槽的尺寸为第四尺寸，第四尺寸大于第一尺寸；/n在所述第二槽底部的第一材料层内掺杂第二离子，在第一材料层内形成第一掺杂掩膜层；/n在所述第三槽底部的第一材料层内掺杂第二离子，在第一材料层内形成第二掺杂掩膜层；/n形成第一掺杂掩膜层和第二掺杂掩膜层后，去除所述第一掺杂层和第一材料层，形成第五槽。/n...

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：
提供基底；
在所述基底表面形成第一材料层；
在所述第一材料层上形成第二材料层；
在所述第二材料层表面形成多个分立的第一掩膜层，相邻第一掩膜层之间具有第一槽，在平行于基底表面的第一方向上，所述第一掩膜层具有第一尺寸，所述第一槽具有第二尺寸；
在所述第一槽底部的第二材料层内掺杂第一离子，在第二材料层内形成初始第一掺杂层；
形成初始第一掺杂层后，去除初始第一掺杂层两侧的第二材料层，形成分别位于初始第一掺杂层两侧第二槽和初始第三槽，在平行于基底表面的第一方向上，所述第二槽和初始第二槽具有第一尺寸；
形成第二槽和初始第三槽后，对初始第三槽暴露出的初始第一掺杂层侧壁进行减薄处理形成第一掺杂层，使得所述初始第三槽形成为第三槽，在平行于基底表面的第一方向上，所述第一掺杂层的尺寸为第三尺寸，所述第三尺寸小于第二尺寸，所述第三槽的尺寸为第四尺寸，第四尺寸大于第一尺寸；
在所述第二槽底部的第一材料层内掺杂第二离子，在第一材料层内形成第一掺杂掩膜层；
在所述第三槽底部的第一材料层内掺杂第二离子，在第一材料层内形成第二掺杂掩膜层；
形成第一掺杂掩膜层和第二掺杂掩膜层后，去除所述第一掺杂层和第一材料层，形成第五槽。


2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述初始第一掺杂层的形成方法包括：以所述第一掩膜层为掩膜，对所述第二材料层进行第一离子掺杂，所述第一离子掺杂的掺杂离子为第一离子，使得第一槽底部的第二材料层形成为初始第一掺杂层。


3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述第一离子掺杂的工艺包括：离子注入工艺或者固态源掺杂工艺。


4.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述第一离子包括：砷离子、硼离子、磷离子、镓离子或铟离子。


5.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一掺杂掩膜层的形成方法包括：以所述第一掺杂层为掩膜，对所述第二槽底部的第一材料层进行离子掺杂，所述离子掺杂的掺杂离子为第二离子，使得第二槽底部的第一材料层形成为第一掺杂掩膜层。


6.根据权利要求1或5所述的半导体器件的形成方法，其特征在于，所述第二掺杂掩膜层的形成方法包括：以所述第一掺杂层为掩膜，对所述第三槽底部的第一材料层进行离子掺杂，所述离子掺杂的掺杂离子为第二离子，使得第三槽底部的第一材料层形成为第二掺杂掩膜层。


7.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一掺杂掩膜层过程中形成所述第二掺杂掩膜层。


8.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二离子包括：砷离子、硼离子、磷离子、镓离子或铟离子。


9.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在所述第一材料层表面形成第一隔离层，所述第二材料层位于第一隔离层表面；所述第二槽和第三槽暴露出第一隔离层表面；形成第一掺杂掩膜层和第二掺杂掩膜层后，去除所述第一掺杂层、第一隔离层和第二材料层，形成第五槽。


10.根据权利要求9所述的半导体器件的形成方法，其特征在于，形成第五槽的方法包括：去除所述第一掺杂层；去除所述第一掺杂层后，去除所述第一隔离层；去除...

【专利技术属性】
技术研发人员：张海洋，纪世良，张冬平，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31