用于机器学习的ESL建模的系统和方法技术方案

本公开涉及用于机器学习的ESL建模的系统和方法。一种方法包括接收用于执行与机器学习算法相关联的多个操作的源代码、将每个操作分类为快速操作组或慢速操作组、定义用于执行慢速组操作的网络、以及将网络映射到初始机器学习硬件配置。该方法还包括在机器学习硬件上执行慢速操作组操作、响应于确定慢速组操作未能响应于至少一组输入而产生预期结果来修改初始机器学习硬件配置；以及使用机器学习软件代码执行快速组操作。

【技术实现步骤摘要】
用于机器学习的ESL建模的系统和方法
本公开总体涉及用于机器学习的ESL建模的系统和方法。
技术介绍
电子系统级(ESL)设计和验证方法集中于利用适当的抽象来提升对所提出的系统的理解，并提高成功实现期望功能并同时满足功率、性能和面积(PPA)目标的概率。该ESL方法作为一组补充工具而发展，其允许对在实现该系统中使用的硬件和软件的系统设计、验证和调试的集成过程。在一些情况下，所得系统是片上系统(SOC或SoC)、现场可编程门阵列上系统(SOFPGA或SoFPGA)、板上系统(SOB或SoB)或多板系统。提供人工智能(AI)特征的机器学习(ML)系统预期在许多应用中是有用的，包括例如汽车系统、高性能计算、和/或物联网(IOT或IoT)(也称为万物联网(IOE或IoE))。执行这种机器学习系统的高级综合通常包括将初始算法的代码转换为更抽象的表示。例如，以解释高级编程语言(例如，C/C++或Python)提供的算法代码可以转换为硬件描述语言(HDL)，例如，超高速集成电路(VHSIC)硬件描述语言(VHDL)或Verilog，以在寄存器本文档来自技高网...

【技术保护点】
1.一种使用机器学习应用的电子系统级(ESL)建模来设计半导体器件的方法，包括：/n接收源代码，其中，所述源代码可用于执行与机器学习算法相关联的多个操作；/n基于所述多个操作中的每个操作的预计执行时间将每个操作分类为快速组或慢速组；/n定义用于执行慢速组操作的网络，所述网络包括多个节点以及所述多个节点中的节点之间的多个互连；/n将所述网络映射到初始机器学习硬件配置；/n在所述初始机器学习硬件配置上执行所述慢速组操作；/n响应于确定所述慢速组操作未能响应于至少一组输入而产生预期结果来修改所述初始机器学习硬件配置，以生成改进的机器学习硬件配置；/n在所述改进的机器学习硬件配置上执行所述慢速组操作，...

【技术特征摘要】
1.一种使用机器学习应用的电子系统级(ESL)建模来设计半导体器件的方法，包括：
接收源代码，其中，所述源代码可用于执行与机器学习算法相关联的多个操作；
基于所述多个操作中的每个操作的预计执行时间将每个操作分类为快速组或慢速组；
定义用于执行慢速组操作的网络，所述网络包括多个节点以及所述多个节点中的节点之间的多个互连；
将所述网络映射到初始机器学习硬件配置；
在所述初始机器学习硬件配置上执行所述慢速组操作；
响应于确定所述慢速组操作未能响应于至少一组输入而产生预期结果来修改所述初始机器学习硬件配置，以生成改进的机器学习硬件配置；
在所述改进的机器学习硬件配置上执行所述慢速组操作，并且响应于确定所述慢速组操作未能响应于至少一组输入而产生预期结果来修改所述改进的机器学习硬件配置，以生成下一改进的机器学习硬件配置；
继续所述执行和修改操作直到所述慢速组操作响应于至少一组输入而产生预期结果为止，以定义可操作机器学习硬件配置；以及
使用从预定义模型库选择的标准单元来将所述可操作机器学习硬件配置建模为半导体器件。


2.根据权利要求1所述的方法，还包括：
在所述初始机器学习硬件配置中为所述多个互连中的每个互连分配初始互连权重；
其中，所述网络的所述多个节点中的每个节点对应于专用集成电路(ASIC)半导体器件设计上的处理元件。


3.根据权利要求1所述的方法，还包括：
将第一训练数据集应用于初始机器学习硬件配置以生成第一误差值；并且
通过所述网络反向传播所述第一误差值以将所述初始互连权重调整为第一互连权重并生成第一训练机器学习硬件配置。


4.根据权利要求3所述的方法，还包括：
将所述第一训练数据集应用于所述第一训练机器学习硬件配置以生成第二误差值；并且
通过所述网络反向传播所述第二误差值以调整所述第一互连权重并生成第二训练机器学习硬件配置。


5.根据权利要求3所述的方法，还包括：
将第x训练数据集应用于第n训练机器学习硬件配置以生成第(n+1)误差值的集合；并且
通过所述网络反向传播该第(n+1)误差值的集合...

【专利技术属性】
技术研发人员：丁凯原，黄智强，桑迪·库马·戈埃尔，李云汉，
申请(专利权)人：台湾积体电路制造股份有限公司，台积电南京有限公司，
类型：发明
国别省市：中国台湾;71