一种基于漏电流的弱物理不可克隆函数电路制造技术

本发明专利技术公开了一种基于漏电流的弱物理不可克隆函数电路，包括译码器、m个电平转换器和PUF核心电路，PUF核心电路包括z个预充电灵敏放大器、z个锁存器和z个PUF单元列电路，每个预充电灵敏放大器分别包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管和第二NMOS管，每个PUF单元列电路分别包括m个PUF单元，每个PUF单元仅由2个最小尺寸NMOS管构成，而且PUF单元被亚阈值偏置电压VBB偏置在亚阈值区，受亚阈值偏置电压VBB控制的PUF单元的漏电流存在较大偏差，该漏电流经与该PUF单元连接的预充电灵敏放大器可获得高稳定性输出的密钥；优点是面积较小，输出稳定性较高。

【技术实现步骤摘要】
一种基于漏电流的弱物理不可克隆函数电路
本专利技术涉及一种弱物理不可克隆函数电路，尤其是涉及一种基于漏电流的弱物理不可克隆函数电路。
技术介绍
物理不可克隆函数(PUF)是目前最有前途的安全原语之一，用于生成易于实现但极难通过物理手段克隆的密钥。通过捕捉工艺敏感元件(如PUF单元)的内在工艺偏差，可以生成具有随机性、唯一性和不可克隆性的特征密钥(ID)。这些特性(随机性、唯一性和不可克隆性)使得PUF电路成为低成本安全防护解决方案(密钥存储、芯片认证和供应链保护)中最有前途的安全原语之一。当前已报道的PUF电路主要有两种，文献1中报道的具有大量ID的强PUF电路和文献2-5中报道的具有有限ID的弱PUF电路。其中文献1为：Kaiyuan,Y.,Qing,D.,David,B.,andDennis,S.:‘AphysicallyunclonablefunctionwithBER<10-8forrobustchipauthenticationusingoscillatorcollapsein40nmCMOS’,IEEEInt.Solid-St本文档来自技高网...

【技术保护点】
1.一种基于漏电流的弱物理不可克隆函数电路，其特征在于包括译码器、m个电平转换器和PUF核心电路，所述的译码器用于将n位二进制激励数据转换为m位二进制数据，所述的译码器具有n个输入端和m个输出端，所述的译码器的n个输入端用于接入n位二进制激励数据，所述的译码器的m个输出端用于输出m位二进制数据，n为大于等于1的整数，m＝2

【技术特征摘要】
1.一种基于漏电流的弱物理不可克隆函数电路，其特征在于包括译码器、m个电平转换器和PUF核心电路，所述的译码器用于将n位二进制激励数据转换为m位二进制数据，所述的译码器具有n个输入端和m个输出端，所述的译码器的n个输入端用于接入n位二进制激励数据，所述的译码器的m个输出端用于输出m位二进制数据，n为大于等于1的整数，m＝2n，每个所述的电平转换器分别具有输入端、输出端、电源端和接地端，所述的电平转换器的电源端接入亚阈值偏置电压VBB，所述的电平转换器的接地端接入接地电压VSS，当所述的电平转换器的输入端接入逻辑1时，所述的电平转换器的输出端输出亚阈值偏置电压VBB，当所述的电平转换器的输入端接入逻辑0时，所述的电平转换器的输出端输出接地电压VSS，m个所述的电平转换器的输入端与所述的译码器的m个输出端一一对应连接；所述的PUF核心电路具有预充电信号端、电源端、接地端、m个字线端和z个输出端，z为大于等于1的整数，所述的PUF核心电路的预充电信号端用于接入预充电信号PRE，所述的PUF核心电路的电源端接入电源VDD，所述的PUF核心电路的接地端接入接地电压VSS，所述的PUF核心电路的m个字线端与m个所述的电平转换器的输出端一一对应连接，所述的PUF核心电路的z个输出端用于输出z位输出响应；
所述的PUF核心电路包括z个预充电灵敏放大器、z个锁存器和z个PUF单元列电路，每个所述的预充电灵敏放大器分别具有电源端、预充电信号端、接地端、第一外部位线端、第二外部位线端、第一内部位线端和第二内部位线端，每个所述的锁存器分别具有第一输入端、第二输入端和输出端，每个所述的PUF单元列电路分别具有m个字线端、第一内部位线端、第二内部位线端、第一外部位线端和第二外部位线端，z个所述的预充电灵敏放大器的预充电信号端连接且其连接端为所述的PUF核心电路的预充电信号端，z个所述的预充电灵敏放大器的电源端连接且其连接端为所述的PUF核心电路的电源端，z个所述的预充电灵敏放大器的接地端连接且其连接端为所述的PUF核心电路的接地端，z个所述的PUF单元列电路的m个字线端一一对应连接作为所述的PUF核心电路的m个字线端，z个所述的锁存器的输出端作为所述的PUF核心电路的z个输出端，第k个所述的预充电灵敏放大器的第一内部位线端与第k个所述的PUF单元列电路的第一内部位线端连接，第k个所述的预充电灵敏放大器的第二内部位线端与第k个所述的PUF单元列电路的第二内部位线端连接，第k个所述的预充电灵敏放大器的第一外部位线端、第k个所述的PUF单元列电路的第一外部位线端和第k个所述的锁存器的第一输入端连接，第k个所述的预充电灵敏放大器的第二外部位线端、第k个所述的PUF单元列电路的第二外部位线端和第k个所述的锁存器的第二输入端连接，k＝1，2，…，z；
每个所述的预充电灵敏放大器分别包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管和第二NMOS管，所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第四PMOS管的源极和所述的第五PMOS管的源极连接且其连接端为所述的预充电灵敏放大器的电源端，所述的第一PMOS管的栅极、所述的第二PMOS管的栅极和所述的第三PMOS管的栅极连接且其连接端为所述的预充电灵敏放大器的预充电信号端，所述的第一PMOS管的漏极、所...

【专利技术属性】
技术研发人员：李刚，汪鹏君，连佳娜，陈博，
申请(专利权)人：温州大学，
类型：发明
国别省市：浙江;33