计算器件以及方法技术

在一些示例中，计算器件包括多个数模转换器(DAC)，多个数模转换器的输出连接到相应的运算放大器、并且输出连接到相应的晶体管的栅极，分别与相应的存储器元件形成串联组合。串联组合连接在参考电压点和导线之间。模数转换器在输入处连接到导线。DAC生成的模拟信号的导通时段长度对应于DAC输入处的相应的数。晶体管生成电流，电流指示相应DAC的输出信号的电平以及用于导通时段的相应存储器元件的存储器状态。组合的电流将具有寄生电容的导线充电或放电到电压，该电压指示由存储器状态加权的数的和。电压被转换成加权和的数字表示。本申请的实施例还涉及一种计算的方法。

【技术实现步骤摘要】
计算器件以及方法
本申请的实施例涉及计算器件以及方法。
技术介绍
本公开总体上涉及在数据处理中使用的存储器阵列，诸如乘法累加操作。在某些存储器阵列中，确定通过每个存储器单元的电流以明确单元的存储器状态。由于存储器单元的某些特性的变化，单元电流会显著变化。正在努力使单元电流变化或这种变化的影响最小化。
技术实现思路
根据本申请的一方面，提供了一种计算器件，包括：第一多个存储器元件，布置在第一阵列中在第一方向上延伸，并且分别包括两个端以及位于所述两个端之间的电流路径；第一导线，沿所述第一方向延伸；第一多个晶体管，分别具有源极、漏极和位于所述源极和所述漏极之间的电流路径、以及栅极，所述第一多个晶体管中的每个的所述电流路径与所述第一多个存储器元件中的相应一个的所述电流路径形成串联组合，所述串联组合连接在第一电压参考点和所述第一导线之间；以及第一多个放大器，分别具有连接到所述第一多个晶体管中的相应一个的所述栅极的输出端。根据本申请的另一方面，提供了一种计算器件，包括：第一多个存储器元件，布置在第一阵列中在第一方向上延伸，并且分本文档来自技高网...

【技术保护点】
1.一种计算器件，包括：/n第一多个存储器元件，布置在第一阵列中在第一方向上延伸，并且分别包括两个端以及位于所述两个端之间的电流路径；/n第一导线，沿所述第一阵列延伸；/n第一多个晶体管，分别具有源极、漏极和位于所述源极和所述漏极之间的电流路径、以及栅极，所述第一多个晶体管中的每个的所述电流路径与所述第一多个存储器元件中的相应一个的所述电流路径形成串联组合，所述串联组合连接在第一电压参考点和所述第一导线之间；以及/n第一多个放大器，分别具有连接到所述第一多个晶体管中的相应一个的所述栅极的输出端。/n

【技术特征摘要】
20190531 US 62/855,424;20200522 US 16/881,3801.一种计算器件，包括：
第一多个存储器元件，布置在第一阵列中在第一方向上延伸，并且分别包括两个端以及位于所述两个端之间的电流路径；
第一导线，沿所述第一阵列延伸；
第一多个晶体管，分别具有源极、漏极和位于所述源极和所述漏极之间的电流路径、以及栅极，所述第一多个晶体管中的每个的所述电流路径与所述第一多个存储器元件中的相应一个的所述电流路径形成串联组合，所述串联组合连接在第一电压参考点和所述第一导线之间；以及
第一多个放大器，分别具有连接到所述第一多个晶体管中的相应一个的所述栅极的输出端。


2.根据权利要求1所述的计算器件，其中，每个所述存储器元件包括电阻式存储器元件。


3.根据权利要求1所述的计算器件，其中，每个所述第一放大器是运算放大器(OPAMP)。


4.根据权利要求3所述的计算器件，其中，所述运算放大器具有差分输入，所述差分输入具有两个输入端，所述两个输入中的一个连接到相应的所述晶体管的所述源极或所述漏极和相应的所述存储器元件的所述电流路径的一端。


5.根据权利要求1所述的计算器件，还包括第一模数转换器(ADC)，所述第一导线连接到所述第一模数转换器的输入端。


6.根据权利要求5所述的计算器件，还包括第一多个数模转换器(DAC)，所述第一多个数模转换器中的每个具有连接到所述第一多个放大器中的相应一个的输入的输出。


7.根据权利要求1所述的计算器件，还包括：
第二多个存储器元件，布置在第二阵列中在所述第一方向上延伸且在第二方向上与所述第一多个存储器元件成对地间隔开，并且分别包括两个端以及位于所述两个端之间的电流路径，所述第一多个存储器元件和所述第二多个存储器元件以二维阵列的列和行布置，所述二维阵列包括所述第一阵列和所述第二阵列中的一个，每个列在所述第一方向上延伸，并且每个行在所述第二方向上延伸；
第二导线，沿所述第一方向延伸；以及
第二多个晶体管，分别具有源极、漏极和位于所述源极和所述漏极之间的电流路径、以及栅极，所述第...

【专利技术属性】
技术研发人员：洪照俊，张清河，彭永州，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71