本实用新型专利技术提供一种电路测试装置，用来测试一待测试元件，其中待测试元件包括一第一输出端以及一第二输出端，该第一输出端以及该第二输出端用以分别产生一第一输出信号以及一第二输出信号。电路测试装置用以根据该第一输出信号以及该第二输出信号，决定待测试元件的测试结果。本实用新型专利技术的测试架构可以有效提升晶片测试的速度，进一步提升测试效率。（*该技术在2018年保护过期，可自由使用*）
【技术实现步骤摘要】
本技术提供一种电路测试装置，尤指一种可用以测试 待测试元件的桥式动态输出的电路测试装置。
技术介绍
随着科技的进步，集成电路(Integrated Circuit, IC )的功 能越来越强大，其重要性也与日遽增。除了单纯处理模拟信号 的IC以及单纯处理数字信号的IC以外，业界还陆续研发出多种 兼具数字信号与模拟信号处理能力的IC，此种IC一般可称为混 合信号IC。而不论是数字信号IC、模拟信号IC或混合信号IC， 为了确保IC出货时的品质，在完成制造过程之后， 一般都会对 每一颗IC执行测试，制造商会依据对IC执行测试的结果，来决 定此颗IC是否合一各，并据以判断是否可将此颗IC供应给下游的厂商。请参阅图1,图l为一般混合信号测试机测试具有桥式动态输出的IC的示意图。如图l所示，置放于待测试元件电路板(DUT Board) 14上的测试元件(IC)12接收到混合信号测试机 (Mixed-Signal Tester)10所产生的测试信号St后，会于两个输出 端Tsh、 N2产生相只于应的输出值，当此两个相对应的输出值为桥式动态输出值VouT+、 VouT.时，必须通过混合信号测试机10分 别量测两个不同的桥式动态输出值VouT+、 VOUT-,最后根据量 测到的两个桥式动态输出值VouT+、 V0UT-,判断待测试元件12通过测试与否。然而，上述的测试方式除了专用混合信号测试机10的价格非常昂贵外，测试时必须分两次量测桥式动态输出值VouT+、 Vqut-，因此会耗掉冗长的测试时间，而进一步影响IC测试的效率，这些都是已知使用专用混合信号测试机10测量具 有桥式动态输出值VouT+、 Vout.的IC所遭遇的问题。
技术实现思路
因此，本技术的目的之一，在于提供一种可提升IC测试效率的测试架构，以解决已知4支术所面临的问题。本技术4是供一种电if各测试装置，用来测试一待测试元 件，其中该待测试元件包括一第一输出端以及一第二输出端， 该第 一输出端以及该第二输出端用以分别产生一第 一输出信号 以及一第二输出信号。电路测试装置用以根据该第一输出信号 以及该第二输出信号，决定该待侧试元件的测试结果。电路测试装置包括一量测模块(Precision Measure Unit, PMU)、 一处理 模块、 一运算模块以及一微处理器。量测模块耦接于该待测试 元件，用以提供一测试信号，并接收根据该测试信号所产生的 一信号运算结果。处理模块耦接于该待测试元件的该第 一 输出 端以及该第二输出端，用以转换该待测试元件根据该测试信号 所产生的第 一输出信号以及该第二输出信号，产生 一处理信号。 运算模块耦接于该处理模块以及该量测模块，用以接收该处理 信号，并对该处理信号进行运算，以产生该信号运算结果。微 处理器耦接于该量测模块，用以根据该信号运算结果来决定该 待测试元件的测试结果。本技术所述的电路测试装置，该处理模块具有 一 输出 端，当该处理模块转换该第 一输出信号以及该第二输出信号成 该处理信号后，通过该输出端输出该处理信号。本技术所述的电路测试装置，该处理模块为 一差动放 大器，用以将该第一输出信号以及该第二输出信号进行差动放 大，以产生该处理信号。本技术所述的电路测试装置，该处理模块包括 一放 大器，其包括一正输入端、 一负输入端以及一输出端，其负输 入端耦4姿于该^f寺测试元件的该第一输出端，其正输入端耦接于 该待测试元件的该第二输出端，该放大器用以将该第一输出信 号以及该第二输出信号进行放大，以产生该处理信号；以及一 第 一 电阻，耦4妻于该待测试元件的该第 一输出端以及该放大器 的该负输入端之间； 一第二电阻，耦接于该待测试元件的该第 二输出端以及该;汰大器的该正输入端之间； 一第三电阻，耦4妄 于该放大器的该llT出端以及该负输入端之间；以及一第四电阻， 其一端耦接于该第二电阻以及该放大器的该正输入端之间，其 另 一端耦接于一4妄地端。本技术所述的电路测试装置，该运算模块为 一转换器 (Converter),用以将交流信号模式的该处理信号转换为直流信 号模式的该信号运算结果。本技术所述的电路测试装置，该运算模块为 一 均方根-直流转换器(RMS to DC Converter)。本技术所述的电路测试装置，该电路测试装置为一逻 辑测试机。本技术所述的电路测试装置，该待测试元件为 一 集成 电3各(Integrated Circuit, IC)。本技术所述的电路测试装置，该量测模块以及该微处 理器设置于一逻辑测试机内。本技术所述的电路测试装置，该电路测试装置另包括 一暂存器，耦接于该微处理器，用以储存该测试结果。本技术所述的电路测试装置，该电路测试装置另包括 一显示模块，用以显示该待测试元件的测试结果。本技术的测试架构可以有效提升晶片测试的速度，进一步提升测试效率。附图说明图l为一般混合信号测试机测试具有桥式动态输出的ic的示意图。图2为本技术的电路测试装置的示意图。 图3为本技术的电路测试装置的处理模块的一实施例 的示意图。具体实施方式请参阅图2,图2为本技术的电路测试装置的示意图。 如图2所示，本技术的电路测试装置2 0用来测试 一 待测试元 件22,而为了测试方便，待测试元件22通常设置于一待测试元 件电路板(DUT board) 24上，于 一 实施例中待测试元件22为 一集成电路(Integrated Circuit, IC)。待测试元件22包括一第一 输出端Ni以及一第二输出端N2，第一输出端Ni以及第二输出端N2用以分别产生一第一输出信号Si以及一第二输出信号S2。电路测试装置20用以根据该第 一输出信号Si以及该第二输出信号 S2，决定该待测试元件22的测试结果。电路测试装置20包括一量测模块32、 一处理模块34、 一运 算模块36以及一微处理器38。量测模块32耦接于待测试元件22, 用以提供一 测试信号ST,并接收根据该测试信号St所产生的一 信号运算结果R e s u 11 。处理模块3 4耦接于待测试元件2 2的第一 输出端N"乂及第二输出端N2，用以处理待测试元件22根据该测 试信号ST所产生的第 一输出信号S!以及第二输出信号S2，产生 一处理信号Sp。运算模块36耦接于处理模块34以及量测模块32, 用以接收处理信号Sp，并对处理信号Sp进行运算，以产生该信号运算结果Result。微处理器38耦接于量测模块32,用以根据 信号运算结果Result来决定该待测试元件22的测试结果。其中，处理模块34用以将双端交流信号模式的第一输出信 号S！以及第二输出信号82转换成单端交流信号模式的该处理信 号Sp。于一实施例中，处理模块34为一差动放大器，用以将第 一输出信号S i以及第二输出信号S 2进行差动放大，以产生该处 理信号Sp。请参阅图2及图3，图3为本技术的电路测试装置的处理 模块的一实施例的示意图。如图2及图3所示，处理模块34包括 一放大器341、 一笫一电阻Rp —第二电阻R2、 一第三电阻R3 以及一第四电阻R4。；故大器341包括一正llT入端、 一负输入端以 及一输出端本文档来自技高网...
【技术保护点】
一种电路测试装置，其特征在于，用来测试一待测试元件，其中该待测试元件包括一第一输出端以及一第二输出端，该第一输出端以及该第二输出端用以分别产生一第一输出信号以及一第二输出信号，该电路测试装置用以根据该第一输出信号以及该第二输出信号，决定该待测试元件的测试结果，其中该电路测试装置包括： 一量测模块，耦接于该待测试元件，用以提供一测试信号，并接收根据该测试信号所产生的一信号运算结果； 一处理模块，耦接于该待测试元件的该第一输出端以及该第二输出端，用以转换该待测试元件根 据该测试信号所产生的该第一输出信号以及该第二输出信号，产生一处理信号； 一运算模块，耦接于该处理模块以及量测模块，用以接收该处理信号，并对该处理信号进行运算，以产生该信号运算结果；以及 一微处理器，耦接于该量测模块，用以根据该信 号运算结果来决定该待测试元件的测试结果。
【技术特征摘要】
【专利技术属性】
技术研发人员：滕贞勇，张立颖，
申请(专利权)人：普诚科技股份有限公司，
类型：实用新型
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。