半导体器件及其形成方法技术

提供了半导体器件及其形成方法。所述半导体器件包括：有源区；隔离区，限定所述有源区；阻挡层，位于所述有源区上；上半导体层，位于所述阻挡层上；以及栅极结构，覆盖所述上半导体层的上表面、下表面和在第一方向上的侧表面。所述第一方向是平行于所述有源区的上表面的方向，并且所述阻挡层布置在所述栅极结构与所述有源区之间。

【技术实现步骤摘要】
半导体器件及其形成方法相关申请的交叉引用本申请要求于2019年5月24日提交的韩国专利申请No.10-2019-0061466的优先权，其主题通过引用合并于此。
本专利技术构思的实施例涉及半导体器件。更具体地，本专利技术构思的实施例涉及包括位于有源区与半导体层之间的阻挡层的半导体器件。本专利技术构思的其他实施例涉及制造半导体器件的方法。
技术介绍
随着对半导体器件的高性能、高速度和/或多功能化的需求增加，半导体器件的集成密度也相应增加。更高的集成密度有助于减小平面金属氧化物半导体场效应晶体管(MOSFET)器件的整体尺寸。为了克服与MOSFET器件的尺寸减小相关的某些限制，正在进行设计和制造工作以开发包括具有三维结构的沟道的MOSFET。
技术实现思路
一方面，本专利技术构思提供了一种具有提高的集成密度的半导体器件。另一方面，本专利技术构思提供了一种具有改善的整体功能性的半导体器件。另一方面，本专利技术构思提供了一种具有提高的生产率的半导体器件的制造方法。根据本专利技术构思的一方面，一种半导体器件包括本文档来自技高网...

【技术保护点】
1.一种半导体器件，所述半导体器件包括：/n隔离区，限定有源区；/n阻挡层，位于所述有源区上；/n第一上半导体层，位于所述阻挡层上；以及/n栅极结构，覆盖所述第一上半导体层的上表面、下表面和在第一方向上的侧表面，/n其中，所述第一方向是平行于所述有源区的上表面的方向，并且/n所述阻挡层设置在所述栅极结构与所述有源区之间。/n

【技术特征摘要】
20190524 KR 10-2019-00614661.一种半导体器件，所述半导体器件包括：
隔离区，限定有源区；
阻挡层，位于所述有源区上；
第一上半导体层，位于所述阻挡层上；以及
栅极结构，覆盖所述第一上半导体层的上表面、下表面和在第一方向上的侧表面，
其中，所述第一方向是平行于所述有源区的上表面的方向，并且
所述阻挡层设置在所述栅极结构与所述有源区之间。


2.根据权利要求1所述的半导体器件，其中，所述阻挡层包括第一区域和与所述第一区域不同的第二区域，
所述第一区域通过布置在所述第一区域之间的所述第二区域而在垂直于所述有源区的所述上表面的方向上间隔开。


3.根据权利要求2所述的半导体器件，其中，每个所述第一区域包含阻挡杂质元素，并且
所述第二区域包含浓度小于所述第一区域中的所述阻挡杂质元素的浓度的阻挡杂质元素。


4.根据权利要求2所述的半导体器件，其中，每个所述第一区域由包含阻挡杂质元素的掺杂的外延硅材料形成，并且
所述第二区域由未掺杂的外延硅材料形成。


5.根据权利要求2所述的半导体器件，其中，所述有源区和所述阻挡层包含阱杂质元素，并且
所述有源区中的所述阱杂质元素的浓度小于位于所述有源区与所述阻挡层之间的边界区中的所述阱杂质元素的浓度，或者小于与所述有源区相邻的所述阻挡层中的所述阱杂质元素的浓度。


6.根据权利要求1所述的半导体器件，其中，所述阻挡层包含阻挡杂质元素，并且所述阻挡杂质元素包括氧和碳中的至少一种。


7.根据权利要求1所述的半导体器件，所述半导体器件还包括：
下半导体层，位于所述第一上半导体层与所述阻挡层之间，
其中，所述下半导体层接触所述阻挡层，并且
所述下半导体层设置在所述阻挡层与所述栅极结构之间。


8.根据权利要求1所述的半导体器件，所述半导体器件还包括：
至少一个第二上半导体层，位于所述第一上半导体层上；以及
第一源极/漏极区和第二源极/漏极区，位于所述有源区上，
其中，所述有源区从与所述栅极结构交叠的部分沿第二方向延伸，
所述第一上半导体层和所述至少一个第二上半导体层设置在所述第一源极/漏极区与所述第二源极/漏极区之间，并且
所述第二方向是平行于所述有源区的所述上表面的方向。


9.根据权利要求8所述的半导体器件，所述半导体器件还包括：
下半导体层，位于所述第一上半导体层与所述阻挡层之间，
其中，所述下半导体层与所述阻挡层接触，
所述下半导体层设置在所述阻挡层与所述栅极结构之间，并且
所述下半导体层与所述第一源极/漏极区和所述第二源极/漏极区接触。


10.根据权利要求8所述的半导体器件，其中，所述阻挡层还包括位于所述第一源极/漏极区与所述有源区之间的第一部分以及位于所述第二源极/漏极区与所述有源区之间的第二部分。


11.根据权利要求8所述的半导体器件，其中，所述第一源极/漏极区和所述第二源极/漏极区均与所述阻挡层接触。


12.一种半导体器件，所述半导体器件包括：
隔离区，设置在衬底上并限定有源区；
阻挡层，位于所述有源区上；
多个半导体层，设置在所述阻挡层上并在垂直于所述有源区的上表面的垂直方向上彼此间隔开；
栅极结构，填充所述多个半导体层之间的空间、设置在所述多个半导体层上、沿第一方向延伸并与所述隔离区交叠；以及
第一源极/漏极区和第二源极/漏极区，位于所述有源区上，
其中，所述有源区在垂直于所述第一方向的第二方向上延伸，并且
所述有源区在所述第一方向上的侧表面与所述阻挡层在所述第一方向上的侧表面对准。


13.根据权利要求12所述的半导体器件，其中，所述多个半导体层包括下半导体层和位于所述下半导体层上的至少一个上半导体层，
所述下半导体层与所述阻挡层接触，并且
所述下半导体层在所述第一方向上的侧表面与所述阻挡层在所述第一方向上的所述侧表面对准。


14.根据权利要求12所述的半导体器件，其中，所述阻挡层的厚度与所述多个半导体层中的每个半导体层的厚度不同。


15.根据权利要求12所述的半导体器件，其中，所述阻挡层包...

【专利技术属性】
技术研发人员：林圣根，金彦起，曹裕英，金利桓，金真范，朴判贵，慎一揆，李承勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR