沟槽阵列晶体管结构及其制备方法技术

本公开提出一种沟槽阵列晶体管结构及其制备方法，涉及集成电路制造技术领域。沟槽阵列晶体管结构的制备方法包括通过刻蚀在具有源区的衬底基板内形成沟槽；通过第一次氧化在沟槽的底部及侧壁形成氧化层；通过沉积在沟槽内填充绝缘层；通过刻蚀部分去除绝缘层暴露位于沟槽的侧壁上部的氧化层；通过第二次氧化侧壁上部暴露的氧化层延伸形成氧化层延伸部。本公开提供的技术方案能够有效改善沟槽阵列晶体管容易产生漏电流问题。

【技术实现步骤摘要】
沟槽阵列晶体管结构及其制备方法
本公开涉及集成电路制造
，尤其涉及一种沟槽阵列晶体管结构及其制备方法。
技术介绍
目前，晶体管被广泛应用于存储器、寄存器及集成电路中，随着各器件制造技术的发展，尺寸变得越来越小，引起晶体管短信道效应的发生。沟槽通道阵列晶体管(RCAT，recesschannelarraytransistor)具有较小的信道长度，可减少短信道效应，近年来其被广泛使用。但是，当沟槽通道阵列晶体管的尺寸被持续缩小时，容易发生栅漏交叠区的栅诱导漏极泄漏电流(GIDL，gate-induceddrainleakage)，在这些泄漏电流中，集成电路中器件处于关态或者处于等待状态时，GIDL电流在泄漏电流中占主导地位，对沟槽通道阵列晶体管的可靠性影响较大。而现有沟槽阵列晶体管结构的氧化层为厚度均匀的覆盖与沟槽内壁，对GIDL漏电流的控制不佳，容易产生漏电流。所以，沟槽通道阵列晶体管容易产生漏电流是集成电路制造
急需解决的问题。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构本文档来自技高网...

【技术保护点】
1.一种沟槽阵列晶体管结构的制备方法，其特征在于，包括：/n通过刻蚀在具有有源区的衬底基板内形成沟槽；/n通过第一次氧化在所述沟槽的底部及侧壁形成氧化层；/n通过沉积在所述沟槽内填充绝缘层；/n通过刻蚀部分去除所述绝缘层暴露位于所述沟槽的侧壁上部的所述氧化层；/n通过第二次氧化所述侧壁上部暴露的所述氧化层延伸形成氧化层延伸部。/n

【技术特征摘要】
1.一种沟槽阵列晶体管结构的制备方法，其特征在于，包括：
通过刻蚀在具有有源区的衬底基板内形成沟槽；
通过第一次氧化在所述沟槽的底部及侧壁形成氧化层；
通过沉积在所述沟槽内填充绝缘层；
通过刻蚀部分去除所述绝缘层暴露位于所述沟槽的侧壁上部的所述氧化层；
通过第二次氧化所述侧壁上部暴露的所述氧化层延伸形成氧化层延伸部。


2.根据权利要求1所述的制备方法，其特征在于，还包括：
去除所述沟槽内与所述衬底基板上的所述绝缘层；
通过沉积在所述氧化层上形成导电层，所述导电层位于沟槽内；
在所述沟槽内的所述导电层的上方形成填充绝缘层；
在所述有源区内的所述沟槽的两侧形成源极和漏极。


3.根据权利要求1所述的制备方法，其特征在于，还包括：
所述第一次氧化及所述第二次氧化分别采用干氧氧化工艺、湿氧氧化工艺其中的一种。


4.根据权利要求1所述的制备方法，其特征在于，还包括：通过刻蚀部分去除所述绝缘层后所述沟槽内所述绝缘层的去除深度为20纳米至50纳米。


5.根据权利要求1所述的制备方法，其特征在于，所述氧化层下部的厚度范围为1纳米至4纳米。


6.根据权利要求1所述的制备方法，其特征在于，所述氧化层向靠近漏极或源极的方向延伸的长度为2纳米至10纳米。


7.根据权利要求1所述的制备方法，其特征...

【专利技术属性】
技术研发人员：杨正杰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34