电子设备及其制造方法技术

这项技术提供了一种电子设备及其制造方法。根据本文件的实施方式的电子设备可以包括：衬底，其包括在第一区域中的第一部分和在第二区域中的第二部分；多个存储单元，其设置在衬底的第一部分之上；第一绝缘层，其在衬底的第二部分之上延伸并且至少部分地填充多个存储单元中的相邻存储单元之间的空间；以及第二绝缘层，其设置在第一绝缘层之上，并且其中，第一绝缘层的介电常数小于第二绝缘层的介电常数，或第一绝缘层的导热率小于第二绝缘层的导热率，或同时满足这两者。

【技术实现步骤摘要】
电子设备及其制造方法相关申请的交叉引用本申请要求2019年5月22日提交的申请号为10-2019-0060003、名称为“电子设备及其制造方法”的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
该专利文件涉及存储电路或设备及其在电子设备或系统中的应用。
技术介绍
近来，随着电子设备趋向于小型化、低功耗、高性能、以及多功能等，在本领域中已需要能够将信息储存在诸如计算机、以及便携式通信设备等各种电子设备中的半导体器件，并且已经进行了对所述半导体器件的研究。这样的半导体器件包括能够利用根据施加的电压或电流的不同电阻状态之间的切换特性来储存数据的半导体器件，例如，RRAM(电阻式随机存取存储器)、PRAM(相变随机存取存储器)、FRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)、电子熔丝等。
技术实现思路
该专利文件中公开的技术包括存储电路或器件及其在电子设备或系统中的应用以及电子设备的各种实施方式及其制造方法，其中，电子设备包括可靠性和制造工艺可以得到改进的半导体存储器。r>在一种实施方式中本文档来自技高网...

【技术保护点】
1.一种电子设备，包括半导体存储器，其中，所述半导体存储器包括：/n衬底，其包括在第一区域中的第一部分和在第二区域中的第二部分；/n多个存储单元，其设置在所述衬底的所述第一部分之上；/n第一绝缘层，其在所述衬底的所述第二部分之上延伸并且至少部分地填充所述多个存储单元中的相邻存储单元之间的空间；和/n第二绝缘层，其设置在所述第一绝缘层之上，以及/n其中，所述第一绝缘层的介电常数小于所述第二绝缘层的介电常数、所述第一绝缘层的导热率小于所述第二绝缘层的导热率、或同时满足这两者。/n

【技术特征摘要】
20190522 KR 10-2019-00600031.一种电子设备，包括半导体存储器，其中，所述半导体存储器包括：
衬底，其包括在第一区域中的第一部分和在第二区域中的第二部分；
多个存储单元，其设置在所述衬底的所述第一部分之上；
第一绝缘层，其在所述衬底的所述第二部分之上延伸并且至少部分地填充所述多个存储单元中的相邻存储单元之间的空间；和
第二绝缘层，其设置在所述第一绝缘层之上，以及
其中，所述第一绝缘层的介电常数小于所述第二绝缘层的介电常数、所述第一绝缘层的导热率小于所述第二绝缘层的导热率、或同时满足这两者。


2.根据权利要求1所述的电子设备，其中，在所述第二区域中所述第一绝缘层的厚度小于在所述第一区域中所述第一绝缘层的厚度。


3.根据权利要求1所述的电子设备，其中，所述第一绝缘层在所述第二区域中的厚度小于所述第二绝缘层的厚度。


4.根据权利要求1所述的电子设备，其中，所述半导体存储器还包括：
接触插塞，其在所述第二区域中穿透所述第二绝缘层和所述第一绝缘层。


5.根据权利要求4所述的电子设备，其中，穿透所述第一绝缘层的所述接触插塞的第一部分的宽度大于穿透所述第二绝缘层的所述接触插塞的第二部分的宽度。


6.根据权利要求1所述的电子设备，其中，所述第一绝缘层的蚀刻速率高于所述第二绝缘层的蚀刻速率。


7.根据权利要求1所述的电子设备，其中，所述第一绝缘层包括硅和碳，以及
其中，所述第二绝缘层包括硅氧化物。


8.根据权利要求7所述的电子设备，其中，所述第一绝缘层包括SiOC、SIOCH、SiOCHN、SiC、SiCON或SiCN。


9.根据权利要求1所述的电子设备，其中，所述多个存储单元中的每一个包括相变材料。


10.根据权利要求1所述的电子设备，还包括：微处理器，所述微处理器包括：
控制部，其被配置为从所述微处理器外部接收包括命令的信号，并且执行命令的提取、解码或控制所述微处理器的信号的输入或输出；
运算部，其被配置为基于所述控制部对所述命令进行解码的结果来执行运算；和
存储部，其被配置为储存用于执行所述运算的数据、与执行所述运算的结果相对应的数据或被执行所述运算的数据的地址，
其中，所述半导体存储器是所述微处理器中的存储部的部分。


11.根据权利要求1所述的电子设备，还包括：处理器，所述处理器包括：
内核单元，其被配置为基于从所述处理器外部输入的命令，通过使用数据来执行与所述命令相对应的运算；
高速缓存单元，其被配置为储存用于执行所述运算的数据、与执行所述运算的结果相对应的数据或被执行所述运算的数据的地址；和
总线接口，其连接在所述内核单元与所述高速缓存单元之间，并被配置为在所述内核单元与所述高速缓存单元之间传输数据；
其中，所述半导体存储器是所述处理器中的高速缓存单元的部分。


12.根据权利要求1所述的电子设备，还包括：处理系统，所述处理系统包括：
处理器，其被配置为对所述处理器接收到的命令进行解码，以及基于对所述命令进行解码的结果来控制针对信息的操作；
辅助存储器件，其被配置为储存用于对所述命令进行解码的程序和所述信息；
主存储器件，其被配...

【专利技术属性】
技术研发人员：金治皓，姜民船，康铉石，金孝俊，吴在根，蔡洙振，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR