共源共栅半导体器件及其制造方法技术

本公开涉及一种离散共源共栅半导体器件以及相关的制造方法，该器件包括：高电压耗尽型器件管芯，其具有布置在其第一主表面上的栅极端子、源极端子和漏极端子；低电压增强型器件管芯，其具有形成在其第一主表面上的栅极端子和源极端子以及形成在与第一主表面相对的第二主表面上的漏极端子；其中，高电压器件管芯的漏极端子安装在漏极连接上；低电压器件管芯的源极端子和高电压器件的栅极端子安装在共源极连接上；并且低电压器件管芯的漏极端子安装在高电压器件的源极端子上。

【技术实现步骤摘要】
共源共栅半导体器件及其制造方法
本公开涉及一种共源共栅半导体器件及其相关联的制造方法。具体地说，本公开涉及一种耗尽型晶体管管芯与增强型晶体管管芯的共源共栅布置，以及组装这种布置的相关联的方法。
技术介绍
晶体管的共源共栅布置为人熟知，尤其用于控制常开型(或耗尽型)在零栅极-源极电压的高电压半导体器件。单个封装件的共源共栅布置可用于切换模式应用中，尤其是用于需要有效能量切换的电源中。通常，如图1a和图1b所示，共源共栅布置100可包括常关型(或增强型)低电压器件102，该低电压器件102通过高电压器件104的栅极至低电压器件102的源极和低电压器件102的漏极至高电压器件104的源极的共同连接与高电压耗尽型器件104串联。因此，当低电压增强型器件102的漏极源极电压达到高电压器件104的阈值电压时，高电压耗尽型器件104可关断。因此，增加与高电压耗尽型器件104形成共源共栅布置的低电压器件增强型器件102允许常开高电压器件用作常关型或增强型器件。通常，高电压耗尽型器件104可为基于氮化镓(GaN)或者碳化硅(SiC)的JFET或者HEMT，并且低电压增强型器件102可为基于硅(Si)的MOSFET，并且高电压和低电压器件二者均集成到单个半导体器件封装件100中。如在图1a中更详细地示出的，其中高电压和低电压器件二者均集成到单个半导体器件封装件100中，通常将高电压器件104安装至管芯焊盘110上。然后将低电压器件102安装或堆叠在高电压器件104上。然而，这种安装需要在管芯焊盘110与高电压器件104之间使用绝缘材料106，以将高电压器件104与管芯焊盘110电绝缘。绝缘材料106可为陶瓷材料。基于陶瓷的绝缘体比玻璃或瓷器绝缘体更优选，这是因为它们在高工作温度下更稳健。另外，陶瓷还可与铜沉积工艺兼容，以形成所谓的直接键合镀铜(DBPC)衬底。通常，绝缘材料106可焊接108至管芯焊盘110，相似地，高电压器件104可焊接至管芯焊盘110。可利用合适的引线键合对高电压器件104进行漏极和源极连接112。类似地，承载件110可通过穿过绝缘材料106至管芯焊盘110的电过孔(未示出)电连接至高电压器件104或者低电压器件102。此外，高电压器件104和低电压器件102的对应的栅极、源极和漏极之间的上述共源共栅器件连接当前通过引线键合114、116形成，以实现图1b的共源共栅构造。由于引线在运行过程中的电感效应，这种引线键合连接受到直流功率和开关损耗问题的损害。使用引线键合的连接会导致更高的寄生电感和电容，这会导致所谓的栅极回跳。栅极回跳是一种误导通机制，其中，在高频开关操作期间，当高电压器件应处于“关断”状态时，其被切换到“接通”状态。此外，诸如RDSon之类的器件电阻可能增大，并且引线连接可能会受到故障的影响，特别是在高电压器件的高压操作时。图1b的电路图所示的第一共源共栅布置100和第二共源共栅布置100’可按照图1c的电路图中所示的半桥构造布置。在半桥布置中，第二共源共栅布置100’的漏极连接至低电压器件102的源极端子，其与高电压器件104的栅极一起。另外，上面描述的已知布置难以制造且要求大的封装件尺寸来容纳多个引线键合以及管芯焊盘。
技术实现思路
各个示例实施例针对诸如上面提出的那些和/或从关于提高共源共栅连接的高电压晶体管和低电压晶体管的电气和热性能的以下公开中可变得清楚的其它方面的问题。在特定示例实施例中，本公开的各方面涉及在共源共栅布置中高电压晶体管管芯相对于低电压晶体管管芯的布置和它们之间的电连接方式。根据实施例，提供了一种离散共源共栅半导体器件，该半导体器件包括：高电压耗尽型器件管芯，其具有排列于其第一主表面上的栅极、源极和漏极端子；低电压增强型器件管芯，其具有形成在其第一主表面上的栅极和源极端子以及形成在与第一主表面相对的第二主表面上的漏极端子；其中，高电压器件管芯的漏极端子安装在漏极连接上；低电压器件管芯的源极端子和高电压器件的栅极端子安装在共源极连接上；并且低电压器件管芯的漏极端子安装在高电压器件的源极端子上。低电压器件管芯的栅极端子可安装在栅极连接上。漏极连接、共源极连接和栅极连接可为夹式键合引线连接。夹式键合引线连接可包括在第一端和第二端之间的弯曲部分，使得连接形成为鸥翼形引线。夹式键合引线连接可包括用于高电压耗尽型器件管芯和低电压增强型器件管芯的机械支承件。承载件可安装在高电压器件的第二主表面上，其中，承载件包括布置在两个外金属层之间的绝缘芯。承载件的顶表面可通过模塑材料的顶表面暴露出来。还提供了一种半导体器件，该半导体器件包括：根据实施例的第一共源共栅半导体器件和第二共源共栅半导体器件，其中，第一共源共栅半导体器件和第二共源共栅半导体器件按照半桥构造布置。根据实施例，提供了一种制造离散共源共栅半导体器件的方法，所述方法包括以下步骤：提供具有布置在其第一主表面上的栅极、源极和漏极端子的高电压耗尽型器件管芯；提供具有形成在其第一主表面上的栅极和源极端子和形成在与第一主表面相对的第二主表面上的漏极端子的低电压增强型器件管芯；将高电压器件管芯的漏极端子安装在漏极连接上；将低电压器件管芯的源极端子和高电压器件的栅极端子安装在共源极连接上；以及将低电压器件管芯的漏极端子安装在栅极连接上。所述方法还可包括：将低电压器件管芯的漏极端子安装在栅极连接上。漏极连接、共源极连接和栅极连接可为夹式键合引线连接。所述方法还可包括：在夹式键合引线连接的第一端和第二端之间提供弯曲部分，使得连接形成为鸥翼形引线。夹式键合引线连接可包括用于高电压耗尽型器件管芯和低电压增强型器件管芯的机械支承件。所述方法还可包括：将承载件安装在高电压器件的第二主表面上，其中，承载件包括布置在两个外金属层之间的绝缘芯。可通过模塑材料的顶表面暴露出承载件的顶表面。附图说明对于能够详细理解本公开的特征的方式，参照实施例进行更具体的描述，其中一些在附图中示出。然而，需要注意的是，附图仅示出典型实施例，因此不应被视为限制其范围。这些图是为了便于理解本公开，因此不一定按比例绘制。本领域技术人员在结合附图阅读本说明书时，将清楚地认识到要求保护的主题的优点，附图中使用了相同的附图标记来表示相同的元件，其中：图1a示出了已知的半导体器件共源共栅封装件布置的侧视图；图1b示出了高电压晶体管和低电压晶体管的已知的共源共栅连接的电路图；图1c示出了图1b所示类型的两个共源共栅布置的已知的半桥布置的电路图；图2a示出了根据实施例的离散共源共栅半导体器件的底视图；图2b示出了根据实施例的离散共源共栅半导体器件的第一侧视图；图2c示出了根据实施例的离散共源共栅半导体器件的顶视图；图2d示出了根据实施例的离散共源共栅半导体器件的第二侧底视图；图3a示出了根据实施例的离散共源共栅半导体器件的顶侧透视图；图3b示出了根据实施例的离散共源共栅半导体器件的底侧透视图；图4a本文档来自技高网...

【技术保护点】
1.一种离散共源共栅半导体器件，包括：/n高电压耗尽型器件管芯，其具有布置在其第一主表面上的栅极端子、源极端子和漏极端子；/n低电压增强型器件管芯，其具有形成在其第一主表面上的栅极端子和源极端子以及形成在与第一主表面相对的第二主表面上的漏极端子；/n其中，所述高电压器件管芯的漏极端子安装在漏极连接上；/n所述低电压器件管芯的源极端子和所述高电压器件的栅极端子安装在共源极连接上；并且/n所述低电压器件管芯的漏极端子安装在所述高电压器件的源极端子上。/n

【技术特征摘要】
20190517 EP 19175165.01.一种离散共源共栅半导体器件，包括：
高电压耗尽型器件管芯，其具有布置在其第一主表面上的栅极端子、源极端子和漏极端子；
低电压增强型器件管芯，其具有形成在其第一主表面上的栅极端子和源极端子以及形成在与第一主表面相对的第二主表面上的漏极端子；
其中，所述高电压器件管芯的漏极端子安装在漏极连接上；
所述低电压器件管芯的源极端子和所述高电压器件的栅极端子安装在共源极连接上；并且
所述低电压器件管芯的漏极端子安装在所述高电压器件的源极端子上。


2.根据权利要求1所述的离散共源共栅半导体器件，其中，所述低电压器件管芯的栅极端子安装在栅极连接上。


3.根据权利要求1和2所述的离散共源共栅半导体器件，其中，漏极连接、共源极连接和栅极连接是夹式键合引线连接。


4.根据权利要求4所述的离散共源共栅半导体器件，其中，所述夹式键合引线连接包括在第一端和第二端之间的弯曲部分，使得所述连接形成为鸥翼形引线。


5.根据权利要求3至4所述的离散共源共栅半导体器件，其中，所述夹式键合引线连接包括用于所述高电压耗尽型器件管芯和所述低电压增强型器件管芯的机械支承件。


6.根据权利要求1或2所述的离散共源共栅半导体器件，还包括安装在所述高电压器件的第二主表面上的承载件，其中，所述承载件包括布置在两个外金属层之间的绝缘芯。


7.根据权利要求6所述的离散共源共栅半导体器件，其中，所述承载件的顶表面通过模塑材料的顶表面暴露出来。


8.一种...

【专利技术属性】
技术研发人员：里卡多·杨多克，马诺耶·巴拉克瑞南，
申请(专利权)人：安世有限公司，
类型：发明
国别省市：荷兰;NL