共源共栅半导体器件及其制造方法技术

本公开涉及一种离散共源共栅半导体器件以及相关的制造方法，该器件包括：高电压耗尽型器件管芯，其具有布置在其第一主表面上的栅极端子、源极端子和漏极端子；低电压增强型器件管芯，其具有形成在其第一主表面上的栅极端子和源极端子以及形成在与第一主表面相对的第二主表面上的漏极端子；其中，高电压器件管芯的漏极端子安装在漏极连接上；低电压器件管芯的源极端子和高电压器件的栅极端子安装在共源极连接上；并且低电压器件管芯的漏极端子安装在高电压器件的源极端子上。

【技术实现步骤摘要】
共源共栅半导体器件及其制造方法
本公开涉及一种共源共栅半导体器件及其相关联的制造方法。具体地说，本公开涉及一种耗尽型晶体管管芯与增强型晶体管管芯的共源共栅布置，以及组装这种布置的相关联的方法。
技术介绍
晶体管的共源共栅布置为人熟知，尤其用于控制常开型(或耗尽型)在零栅极-源极电压的高电压半导体器件。单个封装件的共源共栅布置可用于切换模式应用中，尤其是用于需要有效能量切换的电源中。通常，如图1a和图1b所示，共源共栅布置100可包括常关型(或增强型)低电压器件102，该低电压器件102通过高电压器件104的栅极至低电压器件102的源极和低电压器件102的漏极至高电压器件104的源极的共同连接与高电压耗尽型器件104串联。因此，当低电压增强型器件102的漏极源极电压达到高电压器件104的阈值电压时，高电压耗尽型器件104可关断。因此，增加与高电压耗尽型器件104形成共源共栅布置的低电压器件增强型器件102允许常开高电压器件用作常关型或增强型器件。通常，高电压耗尽型器件104可为基于氮化镓(GaN)或者碳化硅(SiC)的JFET或者本文档来自技高网...

【技术保护点】
1.一种离散共源共栅半导体器件，包括：/n高电压耗尽型器件管芯，其具有布置在其第一主表面上的栅极端子、源极端子和漏极端子；/n低电压增强型器件管芯，其具有形成在其第一主表面上的栅极端子和源极端子以及形成在与第一主表面相对的第二主表面上的漏极端子；/n其中，所述高电压器件管芯的漏极端子安装在漏极连接上；/n所述低电压器件管芯的源极端子和所述高电压器件的栅极端子安装在共源极连接上；并且/n所述低电压器件管芯的漏极端子安装在所述高电压器件的源极端子上。/n

【技术特征摘要】
20190517 EP 19175165.01.一种离散共源共栅半导体器件，包括：
高电压耗尽型器件管芯，其具有布置在其第一主表面上的栅极端子、源极端子和漏极端子；
低电压增强型器件管芯，其具有形成在其第一主表面上的栅极端子和源极端子以及形成在与第一主表面相对的第二主表面上的漏极端子；
其中，所述高电压器件管芯的漏极端子安装在漏极连接上；
所述低电压器件管芯的源极端子和所述高电压器件的栅极端子安装在共源极连接上；并且
所述低电压器件管芯的漏极端子安装在所述高电压器件的源极端子上。


2.根据权利要求1所述的离散共源共栅半导体器件，其中，所述低电压器件管芯的栅极端子安装在栅极连接上。


3.根据权利要求1和2所述的离散共源共栅半导体器件，其中，漏极连接、共源极连接和栅极连接是夹式键合引线连接。


4.根据权利要求4所述的离散共源共栅半导体器件，其中，所述夹式键合引线连接包括在第一端和第二端之间的弯曲部分，使得所述连接形成为鸥翼形引线。


5.根据权利要求3至4所述的离散共源共栅半导体器件，其中，所述夹式键合引线连接包括用于所述高电压耗尽型器件管芯和所述低电压增强型器件管芯的机械支承件。


6.根据权利要求1或2所述的离散共源共栅半导体器件，还包括安装在所述高电压器件的第二主表面上的承载件，其中，所述承载件包括布置在两个外金属层之间的绝缘芯。


7.根据权利要求6所述的离散共源共栅半导体器件，其中，所述承载件的顶表面通过模塑材料的顶表面暴露出来。


8.一种...

【专利技术属性】
技术研发人员：里卡多·杨多克，马诺耶·巴拉克瑞南，
申请(专利权)人：安世有限公司，
类型：发明
国别省市：荷兰;NL