具有隔离层的场效应晶体管及其制备方法技术

本发明专利技术提供一种具有隔离层的场效应晶体管及其制备方法，包括依次堆叠的底衬底、绝缘层及顶半导体层的半导体基底，顶半导体层中包覆具有间距的隔离层；栅极结构在垂向上的投影覆盖间距并与隔离层形成交叠区域，源极区及漏极区在垂向上的投影完全位于隔离层内。通过隔离层可将源、漏电极与位于隔离层下方的顶半导体层的载流子传输通道隔离，将源、漏电极的漏电路径完全隔断，解决顶半导体层底部漏电问题，提升器件的抗总剂量辐照能力，且通过隔离层的间距保证了沟道处的散热速率，进一步的还可解决沟道侧边的漏电问题，制备工艺与现有CMOS工艺完全兼容，适用范围较广，可用于制备高可靠性的集成电路及分立器件。

【技术实现步骤摘要】
具有隔离层的场效应晶体管及其制备方法
本专利技术属于半导体设计及制造领域，涉及一种具有隔离层的场效应晶体管及其制备方法。
技术介绍
基于SOI衬底的晶体管(SOIMOSFET)具有良好的抗单粒子效应，但由于SOI结构中，埋氧层(BOX层)在高能粒子入射时，容易产生辐射诱生电荷，该电荷在SOI顶层硅中易引起寄生导电沟道，从而引入了漏电流，使器件的电学性能发生漂移，该效应称为总剂量效应。总剂量效应是辐照环境下，SOIMOSFET器件失效的主要原因，SOIMOSFET器件的抗总剂量辐照效应能力较差，容易造成背栅漏电。然而，对于含有内嵌空腔的SOIMOSFET器件，即通过SON衬底(silicononnothing)所制作的SOIMOSFET器件，其具有较好的抗总剂量辐照能力，但空腔的全部或部分由于位于沟道下方，且该空腔可以是真空环境或填充有某种气体的环境，因此该空腔的隔热性较强，散热性能较差，从而使得顶层硅中沟道处的散热性能变差。由于在MOSFET中，沟道区域是热量的主要产生区域，从而具有空腔的SOIMOSFET器件容易产生自热效应。因此，提供一种具有隔离层的场效应晶体管及其制备方法，实属必要。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种具有隔离层的场效应晶体管及其制备方法，用于解决现有技术中SOIMOSFET器件所存在的抗总剂量辐照效应及自热效应的问题。为实现上述目的及其他相关目的，本专利技术提供一种具有隔离层的场效应晶体管的制备方法，所述制备方法包括步骤：形成半导体基底，所述半导体基底包括依次堆叠的底衬底、绝缘层及顶半导体层，所述顶半导体层中包覆有隔离层，且所述隔离层具有间距；刻蚀所述顶半导体层，以形成包覆所述隔离层的有源区；形成栅极结构、源极区及漏极区，其中，所述栅极结构位于所述有源区上，所述源极区及漏极区位于所述有源区内，且所述栅极结构在垂向上的投影覆盖所述间距并与所述隔离层形成交叠区域，所述源极区及漏极区在垂向上的投影完全位于所述隔离层内。可选地，所述隔离层包括氧化硅层、氮化硅层、氮氧化硅层及碳化硅层中的一种。可选地，所述隔离层的厚度范围包括3nm～50nm；所述隔离层的尺寸范围包括20nm～2μm。可选地，所述交叠区域的宽度大于位于所述隔离层上方的所述顶半导体层的厚度的1/2。可选地，所述间距的宽度大于位于所述隔离层上方的所述顶半导体层的厚度的2倍。可选地，位于所述隔离层下方的所述顶半导体层的厚度大于10nm。可选地，形成所述半导体基底的步骤包括：提供半导体衬底，所述半导体衬底包括依次堆叠的底衬底、绝缘层及第一半导体层；在所述第一半导体层表面形成具有间距的隔离层；形成第二半导体层，以覆盖所述隔离层及第一半导体层；进行退火，以制备半导体基底。可选地，采用氢气氛进行所述退火，以形成表面粗糙度小于0.2nm的所述半导体基底，且所述退火包括：进行第一退火，所述第一退火的温度范围包括900℃～1400℃，时间100ms以下；进行第二退火，所述第二退火的温度范围包括1350℃以下，时间1h～10h以下。可选地，形成所述半导体基底的步骤包括：提供半导体衬底，所述半导体衬底包括依次堆叠的底衬底、绝缘层及顶半导体层；于所述顶半导体层上形成图形化的掩膜；进行离子注入及退火，以在所述顶半导体层中形成具有间距的隔离层；去除所述掩膜，以制备半导体基底。可选地，所述离子注入的剂量范围包括1x1015/cm2～2x1017/cm2。可选地，采用氢气氛进行所述退火，以形成表面粗糙度小于0.2nm的所述半导体基底，且所述退火包括：进行第一退火，所述第一退火的温度范围包括900℃～1400℃，时间100ms以下；进行第二退火，所述第二退火的温度范围包括1350℃以下，时间10h以下。可选地，还包括形成偏置电极的步骤，所述偏置电极与所述隔离层下方的所述顶半导体层相接触，以通过所述偏置电极将位于所述隔离层下方的所述顶半导体层电性引出。可选地，还包括形成LDD掺杂区及晕环掺杂区中的一种或组合；其中，形成的所述LDD掺杂区位于所述隔离层上方或位于所述隔离层的上下两方；形成的所述晕环掺杂区与所述隔离层相接触或包裹所述隔离层。可选地，所述场效应晶体管包括NMOS器件或PMOS器件。可选地，还包括在沟道侧边形成重掺杂隔离区的步骤，以通过所述重掺杂隔离区隔断所述沟道侧边的漏电路径。可选地，所述隔离层延伸至沟道侧边，以延长漏电通路。可选地，还包括在所述沟道侧边的所述隔离层中形成重掺杂隔离区的步骤。本专利技术还提供一种具有隔离层的场效应晶体管，所述场效应晶体包括：半导体基底，所述半导体基底包括依次堆叠的底衬底、绝缘层及顶半导体层，所述顶半导体层中包覆有隔离层，且所述隔离层具有间距；栅极结构、源极区及漏极区，所述栅极结构位于所述顶半导体层上，所述源极区及漏极区位于所述顶半导体层内；且所述栅极结构在垂向上的投影覆盖所述间距并与所述隔离层形成交叠区域，所述源极区及漏极区在垂向上的投影完全位于所述隔离层内。可选地，所述隔离层包括氧化硅层、氮化硅层、氮氧化硅层及碳化硅层中的一种。可选地，所述隔离层的厚度范围包括3nm～50nm；所述隔离层的尺寸范围包括20nm～2μm。可选地，所述交叠区域的宽度大于位于所述隔离层上方的所述顶半导体层的厚度的1/2。可选地，所述间距的宽度大于位于所述隔离层上方的所述顶半导体层的厚度的2倍。可选地，位于所述隔离层下方的所述顶半导体层的厚度大于10nm。可选地，所述半导体基底的表面粗糙度小于0.2nm。可选地，还包括偏置电极，所述偏置电极与位于所述隔离层下方的所述顶半导体层相接触。可选地，还包括LDD掺杂区及晕环掺杂区中的一种或组合；其中，形成的所述LDD掺杂区位于所述隔离层上方或位于所述隔离层的上下两方；形成的所述晕环掺杂区与所述隔离层相接触或包裹所述隔离层。可选地，沟道侧边还包括重掺杂隔离区，以通过所述重掺杂隔离区隔断所述沟道侧边的漏电路径。可选地，所述隔离层延伸至沟道侧边，以延长漏电通路。可选地，在所述沟道侧边的所述隔离层中还包括重掺杂隔离区。可选地，所述场效应晶体管包括NMOS器件或PMOS器件。如上所述，本专利技术的具有隔离层的场效应晶体管及其制备方法，通过隔离层可将源、漏电极与位于隔离层下方的顶半导体层的载流子传输通道隔离，从而将源、漏电极与由绝缘层中的缺陷电荷所形成的漏电路径完全隔断，以从根本上解决顶半导体层底部漏电问题，提升器件的抗总剂量辐照能力，且通过隔离层的间距保证了沟道处的散热速率，进一步的，通过沟道侧边的重掺杂隔离区或延伸至沟道侧边的隔离层，以及位于沟道侧边的隔离层中的重掺杂隔离区，可有效隔断沟道侧边的漏电路径，解决沟道侧边的漏电问题。本文档来自技高网...

【技术保护点】
1.一种具有隔离层的场效应晶体管的制备方法，其特征在于，所述制备方法包括步骤：/n形成半导体基底，所述半导体基底包括依次堆叠的底衬底、绝缘层及顶半导体层，所述顶半导体层中包覆有隔离层，且所述隔离层具有间距；/n刻蚀所述顶半导体层，以形成包覆所述隔离层的有源区；/n形成栅极结构、源极区及漏极区，其中，所述栅极结构位于所述有源区上，所述源极区及漏极区位于所述有源区内，且所述栅极结构在垂向上的投影覆盖所述间距并与所述隔离层形成交叠区域，所述源极区及漏极区在垂向上的投影完全位于所述隔离层内。/n

【技术特征摘要】
1.一种具有隔离层的场效应晶体管的制备方法，其特征在于，所述制备方法包括步骤：
形成半导体基底，所述半导体基底包括依次堆叠的底衬底、绝缘层及顶半导体层，所述顶半导体层中包覆有隔离层，且所述隔离层具有间距；
刻蚀所述顶半导体层，以形成包覆所述隔离层的有源区；
形成栅极结构、源极区及漏极区，其中，所述栅极结构位于所述有源区上，所述源极区及漏极区位于所述有源区内，且所述栅极结构在垂向上的投影覆盖所述间距并与所述隔离层形成交叠区域，所述源极区及漏极区在垂向上的投影完全位于所述隔离层内。


2.根据权利要求1所述的制备方法，其特征在于：所述隔离层包括氧化硅层、氮化硅层、氮氧化硅层及碳化硅层中的一种；所述隔离层的厚度范围包括3nm～50nm；所述隔离层的尺寸范围包括20nm～2μm。


3.根据权利要求1所述的制备方法，其特征在于：所述交叠区域的宽度大于位于所述隔离层上方的所述顶半导体层的厚度的1/2。


4.根据权利要求1所述的制备方法，其特征在于：所述间距的宽度大于位于所述隔离层上方的所述顶半导体层的厚度的2倍。


5.权利要求1所述的制备方法，其特征在于：位于所述隔离层下方的所述顶半导体层的厚度大于10nm。


6.根据权利要求1所述的制备方法，其特征在于，形成所述半导体基底的步骤包括：
提供半导体衬底，所述半导体衬底包括依次堆叠的底衬底、绝缘层及第一半导体层；
在所述第一半导体层表面形成具有间距的隔离层；
形成第二半导体层，以覆盖所述隔离层及第一半导体层；
进行退火，以制备表面粗糙度小于0.2nm的半导体基底；其中，所述退火采用氢气氛进行，且所述退火包括第一退火及第二退火，所述第一退火的温度范围包括900℃～1400℃，时间100ms以下，所述第二退火的温度范围包括1350℃以下，时间1h～10h以下。


7.根据权利要求1所述的制备方法，其特征在于，形成所述半导体基底的步骤包括：
提供半导体衬底，所述半导体衬底包括依次堆叠的底衬底、绝缘层及顶半导体层；
于所述顶半导体层上形成图形化的掩膜；
进行离子注入及退火，以在所述顶半导体层中形成具有间距的隔离层；其中，所述离子注入的剂量范围包括1x1015/cm2～2x1017/cm2；所述退火采用氢气氛进行，且所述退火包括第一退火及第二退火，所述第一退火的温度范围包括900℃～1400℃，时间100ms以下，所述第二退火的温度范围包括1350℃以下，时间10h以下；
去除所述掩膜，以制备表面粗糙度小于0.2nm的半导体基底。


8.根据权利要求1所述的制备方法，其特征在于：还包括形成偏置电极的步骤，所述偏置电极与所述隔离层下方的所述顶半导体层相...

【专利技术属性】
技术研发人员：刘强，俞文杰，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：上海;31