半导体结构、增强型高电子迁移率晶体管及其制备方法技术

本发明专利技术涉及一种半导体结构、增强型高电子迁移率晶体管及其制备方法，包括：形成GaN外延结构，所述GaN外延结构包括：叠层结构及P‑GaN层，所述P‑GaN层形成于所述叠层结构的上表面；刻蚀所述P‑GaN层，以形成栅极区域以及位于所述栅极区域外围的钝化区域，且所述钝化区域的厚度小于所述栅极区域的厚度；对所述钝化区域作钝化处理，以于所述叠层结构内形成二维电子气。通过刻蚀技术与钝化处理结合的方式，改善了增强型半导体结构的片内和片间均匀性。经过上述过程，可形成质量较好的P‑GaN层，对叠层结构基本不造成损伤，并且工艺可重复性强，均匀性良好，适合量产工艺的开发。

【技术实现步骤摘要】
半导体结构、增强型高电子迁移率晶体管及其制备方法
本申请涉及半导体
，特别是涉及一种半导体结构、增强型高电子迁移率晶体管及其制备方法。
技术介绍
氮化镓材料和器件具备高频、高效、耐高压、耐高温、抗辐射能力强等优越性能，契合节能减排、智能制造、信息安全等国家重大战略需求。氮化铝镓(AlGaN)/氮化镓(GaN)高电子迁移率晶体管(HEMT)作为其中最具吸引力的器件类型，因为其本征极化效应的存在，使得常规器件表现为常开型(耗尽型)，这一方面给负压驱动电路的设计增加了难度；另一方面增加了器件的静态功耗问题，如何实现增强型GaNHEMT一直是该领域研究的难点。目前几种主要用来制备增强型器件的方案包括：p型栅、凹槽栅、F处理和Cascode结构。其中，p型栅的方案已经被很多著名的研究机构和公司采用，如IMEC、FBH、Panasonic、EPC和Samsung等。然而，目前制备这种器件结构需要对几十nm的p-GaN层进行刻蚀，由于刻蚀工艺的特点，对粗糙度、均匀性、选择性、腔室控制等方面提出了挑战，容易造成刻蚀不均匀和刻蚀损伤的问题。
技术实现思路
基于此，有必要针对上述问题提供一种半导体结构、增强型高电子迁移率晶体管及其制备方法。为了实现上述目的，一方面，本专利技术提供了一种半导体结构的制备方法，包括如下步骤：形成GaN外延结构，所述GaN外延结构包括：叠层结构及P-GaN层，所述P-GaN层形成于所述叠层结构的上表面；刻蚀所述P-GaN层，以形成栅极区域以及位于所述栅极区域外围的钝化区域，且所述钝化区域的厚度小于所述栅极区域的厚度；对所述钝化区域作钝化处理，以于所述叠层结构内形成二维电子气。上述实施例中，通过刻蚀技术与钝化处理结合的方式，改善了增强型半导体结构的片内和片间均匀性，避免了单一工艺的不足。经过上述过程，可形成质量较好的P-GaN层，对叠层结构基本不造成损伤，并且工艺可重复性强，均匀性良好，适合量产工艺的开发。在其中一个实施例中，所述钝化区域的厚度为5nm～15nm。上述实施例中，刻蚀至钝化区域的厚度为5nm～15nm，降低了刻蚀步骤的要求，工艺上容易实现；且对叠层结构不造成任何损伤。在其中一个实施例中，形成所述GaN外延结构包括：形成GaN缓冲层；于所述GaN缓冲层的上表面形成本征氮化镓沟道层；于所述本征氮化镓沟道层的上表面形成AlGaN势垒层；所述AlGaN势垒层、所述本征氮化镓沟道层及所述GaN缓冲层共同构成所述叠层结构；于所述AlGaN势垒层的上表面形成所述P-GaN层；其中，二维电子气形成于所述本征氮化镓沟道层与所述AlGaN势垒层的界面处，并延伸至所述本征氮化镓沟道层内。在其中一个实施例中，所述半导体结构的制备方法还包括：去除部分所述钝化区域，以使得保留的所述P-GaN层的正投影位于所述叠层结构的上表面内，且保留的所述钝化区域边缘与所述叠层结构的边缘具有间距；于保留的所述钝化区域的上表面形成钝化层。上述实施例中，所述钝化层主要起钝化作用，可以消除材料的表面态，提高器件的稳定性和可靠性。本专利技术还提供一种半导体结构，包括：叠层结构，所述叠层结构内有二维电子气；P-GaN层，所述P-GaN层位于所述叠层结构的上表面，包括栅极区域及钝化区域，所述钝化区域位于所述栅极区域的外围，且所述钝化区域的厚度小于所述栅极区域的厚度。上述实施例的半导体结构中，P-GaN层厚度薄，要求的功率较低，P-GaN层使得刻蚀工艺对叠层结构基本不造成损伤，并且工艺可重复性强，均匀性良好，适合量产工艺的开发。在其中一个实施例中，所述钝化区域的厚度为5nm～15nm。在其中一个实施例中，所述叠层结构包括由下至上依次叠置的GaN缓冲层、本征氮化镓沟道层以及AlGaN势垒层，所述P-GaN层位于所述AlGaN势垒层的上表面，其中，所述二维电子气位于所述本征氮化镓沟道层与所述AlGaN势垒层的界面处，并延伸至所述本征氮化镓沟道层内。在其中一个实施例中，所述钝化区域在所述叠层结构上表面的正投影位于所述叠层结构的上表面内，且所述钝化区域的边缘与所述叠层结构的边缘具有间距；还包括钝化层，所述钝化层位于所述钝化区域的上表面。本专利技术还提供一种增强型高电子迁移率晶体管的制备方法，包括如下步骤：采用如上述任一项所述的半导体结构的制备方法制备所述半导体结构；于所述半导体结构中叠层结构的上表面形成源极及漏极，所述源极及漏极分别形成于所述P-GaN层相对的两侧；于所述P-GaN层的上表面形成栅极，所述栅极至少覆盖所述P-GaN层的栅极区域；于所述半导体结构、源极、栅极及漏极的上表面形成保护层；在所述保护层形成第一开口、第二开口及第三开口；所述第一开口暴露出所述源极的一部分；所述第二开口暴露出所述栅极的一部分；所述第三开口暴露出所述漏极的一部分；于所述第一开口内形成源极引出电极；于所述第二开口内形成栅极引出电极；于所述第三开口内形成漏极引出电极。上述实施例中，通过刻蚀技术与钝化处理结合的方式，改善了增强型高电子迁移率晶体管的片内和片间均匀性，避免了单一工艺的不足。并且工艺可重复性强，均匀性良好，适合量产工艺的开发。本专利技术还提供一种增强型高电子迁移率晶体管，包括：如上述任一项所述的半导体结构；源极及漏极，所述源极及漏极分别位于所述P-GaN层相对的两侧；栅极，所述栅极位于所述P-GaN层的上表面，并且至少覆盖P-GaN层的栅极区域；保护层，所述保护层位于所述半导体结构、源极、栅极及漏极的上表面；所述保护层包括：源极引出电极，位于所述保护层内，且所述源极引出电极的底部与所述源极相接触；栅极引出电极，位于所述保护层内，且所述栅极引出电极的底部与所述栅极相接触；漏极引出电极，位于所述保护层内，且所述漏极引出电极的底部与所述漏极相接触。上述实施例的增强型高电子迁移率晶体管中，通过刻蚀技术与钝化处理结合的方式，改善了增强型高电子迁移率晶体管的片内和片间均匀性，避免了单一工艺的不足。并且工艺可重复性强，均匀性良好，适合量产工艺的开发。附图说明为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术一个实施例中提供的半导体结构的制备方法的流程图；图2至图6为本专利技术一个实施例中提供的半导体结构的制备方法中各步骤所得结构的截面结构示意图；图7为本专利技术另一个实施例中提供的增强型高电子迁移率晶体管的制备方法的流程图；图8至图11为本专利技术一个实施例中提供的增强型高电子迁移率晶体管的制备方法中各步骤所得结本文档来自技高网...

【技术保护点】
1.一种半导体结构的制备方法，其特征在于，包括如下步骤：/n形成GaN外延结构，所述GaN外延结构包括：叠层结构及P-GaN层，所述P-GaN层形成于所述叠层结构的上表面；/n刻蚀所述P-GaN层，以形成栅极区域以及位于所述栅极区域外围的钝化区域，且所述钝化区域的厚度小于所述栅极区域的厚度；/n对所述钝化区域作钝化处理，以于所述叠层结构内形成二维电子气。/n

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括如下步骤：
形成GaN外延结构，所述GaN外延结构包括：叠层结构及P-GaN层，所述P-GaN层形成于所述叠层结构的上表面；
刻蚀所述P-GaN层，以形成栅极区域以及位于所述栅极区域外围的钝化区域，且所述钝化区域的厚度小于所述栅极区域的厚度；
对所述钝化区域作钝化处理，以于所述叠层结构内形成二维电子气。


2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述钝化区域的厚度为5nm～15nm。


3.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成所述GaN外延结构包括：
形成GaN缓冲层；
于所述GaN缓冲层的上表面形成本征氮化镓沟道层；
于所述本征氮化镓沟道层的上表面形成AlGaN势垒层；所述AlGaN势垒层、所述本征氮化镓沟道层及所述GaN缓冲层共同构成所述叠层结构；
于所述AlGaN势垒层的上表面形成所述P-GaN层；其中，二维电子气形成于所述本征氮化镓沟道层与所述AlGaN势垒层的界面处，并延伸至所述本征氮化镓沟道层内。


4.根据权利要求1至3中任一项所述的半导体结构的制备方法，其特征在于，还包括：
去除部分所述钝化区域，以使得保留的所述P-GaN层的正投影位于所述叠层结构的上表面内，且保留的所述钝化区域边缘与所述叠层结构的边缘具有间距；
于保留的所述钝化区域的上表面形成钝化层。


5.一种半导体结构，其特征在于，包括：
叠层结构，所述叠层结构内有二维电子气；
P-GaN层，所述P-GaN层位于所述叠层结构的上表面，包括栅极区域及钝化区域，所述钝化区域位于所述栅极区域的外围，且所述钝化区域的厚度小于所述栅极区域的厚度。


6.根据权利要求5所述的半导体结构，其特征在于，所述钝化区域的厚度为5nm～15nm。


7.根据权利要求5所述的半导体结构，其特征在于，所述叠层结构包括由下至上依次叠置的Ga...

【专利技术属性】
技术研发人员：罗剑生，陈建国，
申请(专利权)人：深圳方正微电子有限公司，
类型：发明
国别省市：广东;44