【技术实现步骤摘要】
具有写检测功能和动态冗余的MRAM芯片及其数据读写方法
本专利技术涉及半导体芯片领域，特别涉及一种具有写检测功能和动态冗余的MRAM芯片及其数据读写方法。
技术介绍
MRAM是一种新的内存和存储技术，可以像SRAM/DRAM一样快速随机读写，还可以像Flash闪存一样在断电后永久保留数据。它的经济性非常好，单位容量占用的硅片面积非常小，比SRAM有很大的优势；其制造工艺中需要的附加光罩数量较少，比嵌入式NORFlash的成本优势更大。它的性能也相当好，读写时延接近SRAM，功耗则比闪存低得多。而且MRAM不像DRAM以及Flash那样与标准CMOS半导体工艺不兼容。MRAM可以和逻辑电路集成到一个芯片中。MRAM的原理，是基于一个叫做MTJ(磁性隧道结)的结构。它是由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的，如图1和图2所示。下面的一层铁磁材料是具有固定磁化方向的参考层，上面的铁磁材料是可变磁化方向的记忆层，它的磁化方向可以和固定磁化层相平行或反平行(如图1和图2所示)。由于量子物理的效应，电流可以...
【技术保护点】
1.一种具有写检测功能和动态冗余的MRAM芯片，包括MRAM主存储单元和若干个外围电路，所述外围电路包括地址解码器、读写控制器及输入输出控制器，其特征在于，还包括写入寄存器、写入检测电路、纠错控制器及冗余存储区；/n所述MRAM主存储单元和外围电路用于配合执行读写操作；/n所述写入寄存器用于暂存待写入地址和待写入到该地址的待写入数据；/n所述MRAM主存储单元每进行一次写入操作，则对应增加一个写入检测电路；若一个bit的写入操作失败，则所述写入检测电路产生一个报错信号并将其发送给所述纠错控制器；/n所述纠错控制器中设有写入队列和非易失寄存器组，所述非易失性寄存器组包括多组非...
【技术特征摘要】
1.一种具有写检测功能和动态冗余的MRAM芯片，包括MRAM主存储单元和若干个外围电路，所述外围电路包括地址解码器、读写控制器及输入输出控制器，其特征在于，还包括写入寄存器、写入检测电路、纠错控制器及冗余存储区；
所述MRAM主存储单元和外围电路用于配合执行读写操作；
所述写入寄存器用于暂存待写入地址和待写入到该地址的待写入数据；
所述MRAM主存储单元每进行一次写入操作，则对应增加一个写入检测电路；若一个bit的写入操作失败，则所述写入检测电路产生一个报错信号并将其发送给所述纠错控制器；
所述纠错控制器中设有写入队列和非易失寄存器组，所述非易失性寄存器组包括多组非易失性寄存器，响应于接收到报错信号，所述纠错控制器控制将所述写入寄存器中对应于写入操作失败的待写入数据放入所述写入队列，进而产生将该数据写入所述冗余存储区中替换地址的请求，每组非易失性寄存器包括出错地址、替换地址、标识和计数器，所述出错地址为所述写入寄存器中对应于该次失败写入操作的待写入地址，所述标识用于标明所述冗余存储区对应于该次失败写入操作的写入替换为永久性或暂时性，所述计数器用于针对暂时性的写入替换标明所述替换地址被使用的次数。
2.根据权利要求1所述的MRAM芯片，其特征在于，在所述MRAM芯片收到的写指令中的写入地址在出错地址或写入队列的地址中的前提下，若所述出错地址对应的写入替换为永久性的，则将写指令中的待写入数据写入所述冗余存储区中的替换地址；若所述出错地址对应的写入替换为暂时性的，则清除替换地址和所述替换地址中的数据，保留出错地址和计数器中的数据，并在MRAM主存储单元中的写入地址写入所述待写入数据。
3.根据权利要求1或2所述的MRAM芯片，其特征在于，当接收到所述纠错控制器中的写入请求时，比较所述写入请求中的地址和所述非易失性寄存器中的出错地址是否吻合，若不吻合，则在所述非易失性寄存器组中选择一个空闲寄存器组，在所述空闲寄存器组中写入数据，并将所述替换地址写入所述寄存器组，把数据存入替换地址，并标明该替换为暂时的，计数器为1；若吻合，则将所述替换地址写入所述寄存器组，把数据存入替换地址，并计数器加1；若计数器增加至超过预设的阈值，则将所述冗余存储区对应于该次失败写入操作的写入替换标明为永久性。
4.根据权利要求1所述的MRAM芯片，其特征在于，若所述MRAM芯片在出厂测试中发现损坏单元，则用所述纠错控制器中的标明为永久性的替换地址取代所述损坏单元。
5.根据权利要求1所述的MRAM芯片，其特征在于，所述纠错控制器中的写入队列本身也具有地址，若所述MRAM芯片收到的读指令中的地址为写入队列的地址，则返回所述写入队列中与所述地址相对应的数据。
6.根据权利要求1所述的MRAM芯...
【专利技术属性】
技术研发人员：戴瑾，
申请(专利权)人：上海磁宇信息科技有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。