高速数据流的捕获及评估制造技术

本发明专利技术涉及使用传统器件测试仪捕获并评估高速数据流的技术，它包括一个连接到被测试器件（ＤＵＴ）的高速锁存比较器。该器件测试仪激励ＤＵＴ产生高速串行数据流，并在相对于串行数据流的预定时刻选通锁存比较器。该锁存比较器采样串行数据流的数字状态，并保持该采样状态。该器件测试仪读出并存储该保持状态。该测试仪以此方式在多个位置上对串行数据流进行采样，并在每个位置上进行多次采样。该测试仪对每个位置上获得的采样求平均值，以提供串行数据流对时间的概率函数。由该概率函数可推导出串行数据流的重要定时特征，如跳动、码元间干扰及“闭眼”。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及自动测试设备，更具体地涉及高速串行数据流的定时特征的测试。自动测试设备(ATE)的主要目标是快速及精确地测试电子器件。由于器件变得更快速及更复杂，ATE必需跟上这些变化。随着通信及网络工业的最近增长，串化器/解串器收发器(通常被称为“SerDes”设备)的普及也在增长。SerDes设备将并行比特流转换成以输入的并行数据速率的倍数变化的串行比特流。它们也执行相反的功能，即对串行比特流进行解串，把它们转换为以串行数据速率的分数变化的并行比特流。现在可得到串行数据速率达到2.5GB/s(每秒千兆比特)的SerDes设备，不久将可达到10GB/s。附图说明图1是一个传统的器件测试仪100的极其简化的示图。该器件测试仪100包括主计算机110、定时发生器112、存储器114及系统时钟116。主计算机110存储用于控制器件测试仪100的测试程序(未示出)。响应于系统时钟116，定时发生器112在测试程序所确定的精确时刻产生定时信号118。该定时信号118控制多个驱动电路(总的表示为驱动电路120a-120x)及多个检测电路(总的表示为检测电路122a-122x)。测试程序规定本文档来自技高网...

【技术保护点】
一种用于测试产生串行数据流的被测试器件（ＤＵＴ）的方法，包括以下步骤： 在相对于串行数据流的固定定时位置上重复地采样串行数据流； 对步骤Ａ中获得的采样求平均值，以确定该固定定时位置上串行数据流的概率；以及 在相对于串行数据流的不同固定定时位置上重复步骤Ａ及Ｂ，以提供串行数据流对时间的概率函数。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：艾伦J赖斯，
申请(专利权)人：泰拉丁公司，
类型：发明
国别省市：US[美国]