用于IDDQ测量的设备和方法技术

将ＩＤＤＱ测试应用于电子电路（１６）。电源单元给电子电路提供电源电流。把电源单元的输出阻抗调整到一个为电子电路选择的数值，该数值被选择成使得包括一个在电源单元和电子电路之间的连接的谐振电路（１４）基本上临界阻尼。用以测量ＩＤＤＱ电流的电流感测元件（１８）耦合在外部电源和电源单元的电源输入端之间，使得电流感测元件不影响输出阻抗。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种执行待测电子电路的IDDQ测试的配置、用于这种配置的测量设备和执行IDDQ测试的方法。IDDQ(静态(Q)漏(DD)电流(I))测试是一种检查电子电路、特别是CMOS集成电路的错误的技术。这样的电子电路在从一个状态或另一个状态切换时可以吸取相当数量的电源电流，不过一旦电子电路在状态切换后变得稳定，电流就降到比切换期间电流小很多的静态电平。IDDQ测试涉及电源电流的该静态电平的测量，其提供电子电路中存在错误或缺陷的指示。任何电源电流都可以被用作这种目的尽管缩写词IDDQ可能造成这样的暗示，即在这个测试中确定的是来自电源的正端子(VDD)的电流，但是术语IDDQ将被理解为覆盖电源电流的任何测量，包括来自负端子(VSS)的电流。当测量的静态电平超出预定电平时，电子电路由于有缺陷而被弃用。切换期间的电流和静态电流之间的大比率给IDDQ测试提出了难题。通常测试电路包括一个电阻，通过它流过电源电流，并且测量其上的电压来确定静态电流电平。由于小数值的静态电流，为了可靠的测量需要相对大的电阻。然而，这样一个大电阻在切换期间导致高电压，这可能干扰测试电路的操作。美国专利号No.5,773,990描述了处理这个问题的不同的技术。首先它描述了包括并联在经调节的电源的输出端和待测电子电路之间的多个电阻的现有技术。如借助于和电阻串联的各自的开关所确定的那样，选择其中的电阻来载运从电源输出端到待测电子电路的电流。在待测电子电路的状态切换期间使用低电阻值的电阻，在静态电流测量期间使用高电阻值的电阻。测量该电阻上的电压来确定电流。这种技术在从一个电阻切换到另一个时会遭遇到毛刺(glitch)。作为一种替换的技术，美国专利号No.5,773,990描述了借助于连接在电源输出端和待测电子电路之间的二极管和电阻的并联安排来使用电源的经调节的电流源(高阻抗)输出。调节来自电流源的电流来维持到待测电子电路的连接上的恒定电压。二极管在待测电子电路状态切换期间钳位电阻上的高电压峰值。测量该电阻上的电压来确定IDDQ电流。这种测试电路在不造成毛刺的情况下避免了测量电阻上的高电压降的问题。这些技术都没有考虑到这样的事实，即到待测电子电路的电源连接常常表现为LC谐振电路。从电源到待测电子电路的连线表现为电感(L)。在待测电子电路旁边常常包括去耦电容，并且在任意情况下待测电子电路本身在状态切换期间表现为电容(C)，这是因为在驱动级输出端处的容性负载必须被充电和放电。这个LC谐振电路的谐振行为延迟了能用来测量IDDQ电流的时间。为了将这种延迟降到最小，理想的是应当将电源的输出阻抗选择成使得这个LC谐振电路是临界阻尼的。这与使用具有实际上接近零的输出阻抗的经调节的电源时的情况不同。而用于获得临界阻尼的电阻值和为可靠测量小IDDQ电流所需要的相对大的电阻值也不一致。本专利技术的其中一个目的是提供一种在IDDQ电流能被测量之前允许将延迟最小化的执行电子电路的IDDQ测试的方法。本专利技术的其中一个目的是提供一种不影响电流测量的灵敏度的执行电子电路的IDDQ测试的方法，其中可以选择测试电路的输出阻抗来达到最佳速度。本专利技术的其中另一个目的是提供一个IDDQ测试系统，其中用来测量静态电源电流的任何电压降均不影响电源电压的调节或电源电路的输出阻抗。本专利技术的其中另一个目的是提供对静态电流的灵敏的测量。权利要求1提出了依据本专利技术的方法。依据本专利技术，把电源单元的输出阻抗编程为一个为待测电子电路选择的数值，使得由于待测电子电路和电源单元之间的连接的谐振而产生的延迟时间基本上降至最小。为了测试一系列相同类型的不同电子电路的测试，可设置一次编程的输出阻抗，以将其设置为所需的阻抗值，或每一个电子电路设置一次，或甚至为相同的电子电路设置多次，每次当电子电路被设置为相应的状态以执行一个不同的IDDQ测试时就设置一次编程的输出阻抗。权利要求4提出了依据本专利技术的系统。依据本专利技术，在外部电源和给待测电子电路提供电力的电源调节电路之间的电源线中包括电流感测元件。因此，在电流感测元件上的任何电压降均被保持在调节电路的调节环路之外。与已知的IDDQ测试电路相比，感测元件不在电源和待测电子电路之间的连接中。因此它既不影响电源电路的调节也不影响电源电路的输出阻抗。为了给在电源和待测电子电路之间的LC谐振电路提供最小化的延迟，可以独立于感测元件设置电源电路的输出阻抗。在一个实施例中，包括和电流感测元件并联的电流源，并且将通过电流源的电流调整到一个数值，以使得当待测电子电路不吸取电流时基本上没有电流流过电流感测元件。因此，利用该电流感测元件能够执行灵敏的测量。在另一个实施例中，待测电子电路和电源单元的参考端子彼此相对地浮动。电流感测元件从电子电路的参考端子吸取和感测电流。因此通过电源感测元件和待测电子电路，电流从电子电路的电源参考流向电源单元或者从电源单元流出。调节通过电流源的电流，以使得基本上没有其它电流需要从电源单元到待测电子电路的参考以使所述参考取得相对于彼此的预定电压偏置。因此确保到电子电路的电流和通过电流感测元件的电流基本上是相等的。在另一个实施例中当待测电子电路和电源去耦合时，在校准阶段调整通过电流源的电流。在另一个实施例中电源单元包括一个在射极跟随器配置(或者在FET的情况下是源极跟随器)下耦合到电源单元输出端的晶体管。利用一个电流源，把通过该晶体管的静态电流设置为一个可编程的数值。这允许电源单元的输出阻抗的调整，例如调整到待测电子电路的谐振连接的临界阻尼所需要的数值。调节晶体管控制电极处的电压，以使得平均起来电源单元提供一个预定的输出电压。利用下列附图，将详细地描述依据本专利技术的系统、方法和电路的这些和其它有利的方面。附图说明图1示出了一个IDDQ测试系统；图2示出了一个电源配置；和图3示出了一个IDDQ测试系统。图1示出了一个IDDQ测试系统，包括一个共用参考端子100，外部电压源10a、10b，一个电源调节电路12，一个电源连接14，一个待测电子电路16，一个电流感测元件18和一个控制电路104。电压源10a、b的端子电压相对于共用参考端子100浮动。电压源10a、b串联耦合。这个串联安排的各端子分别作为调节电路12的正电源端子11a和负电源端子11b。调节电路12的一个输出端通过电源连接14耦合到待测电子电路16。待测电子电路16耦合在电源连接14和共用参考端子100之间。电源连接14被示出为包含一个串联在调节电路12的输出端和待测电子电路16之间的电感140，和一个与待测电子电路16并联的电容142。象征性地示出电感140和电容142，以使得连接14的电效应清楚。电感140代表连接14的连线电感，电容142至少部分地代表待测电子电路16的电容性行为以及任何去耦电容。在操作时，平均起来调节电路12给待测电子电路16提供恒定电压。为了测试待测电子电路16，当待测电子电路16处于稳定状态时，电流感测元件18确定待测电子电路16所吸取的电流是否低于一个预定的阈值。如果不是，产生一个错误信号，并且待测电子电路16因为有缺陷而被弃用。通常，在控制电路104(为了清楚起见，从图1中略去了控制电路104到待测电子电路16所通过的输入连接)的控制下执行多次这样的测试，每一次本文档来自技高网...

【技术保护点】
一种执行电子电路ＩＤＤＱ测试的方法，该方法包括：－使用电源单元给电子电路提供电源电流；－把电源单元的输出阻抗调整至一个为电子电路选择的数值，该数值被选择成使得包括一个在电源单元和电子电路之间的连接的谐振电路基本上临界阻尼；　 　－在影响输出阻抗的电源单元部分之外，使用位于外部电源和给待测电子电路提供电力的电源调节电路之间的、用来感测提供给电子电路的电流数值的电流感测元件来测量ＩＤＤＱ电流。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：JLH范希斯，
申请(专利权)人：皇家飞利浦电子股份有限公司，
类型：发明
国别省市：NL[荷兰]