IC芯片的校准方法、系统及装置制造方法及图纸

本申请涉及一种IC芯片的校准方法、系统及装置，将待校准的IC装配到成品的PCB上，然后利用PCB上的端口与校准电路连接进行电压校准。这样，即可在IC成品上直接对IC进行电压校准和电流校准，消除传统校准方法的测试夹具和PCB走线造成的校准偏差，有效提高校准精度，也避免了传统校准方法在拆装过程对IC造成损伤的风险，出厂IC品质更有保障，同时通过利用成品上自带的端口对量产后的成品校准，无需拆壳，操作简单、易行，大大降低成本，缩短了开发周期。

【技术实现步骤摘要】
IC芯片的校准方法、系统及装置
本申请属于芯片
，具体涉及一种IC芯片的校准方法、系统及装置。
技术介绍
由于晶圆制造的偏差，集成电路（IntegratedCircuitChip，IC）芯片在出厂前都需要校准内部的各种参数。对于车载快充系统中的直流变换器DCDC芯片和协议芯片来讲，其输出电压和输出电流是主要的参数，必须经过校准，且输出电流一般理解为对应的过流保护（overcurrentprotectIOn，OCP）点。但是申请人发现：目前IC芯片出厂前的校准一般都是将待校准IC安装到测试夹具上，然后接上外围校准电路来进行校准，由于测试夹具会带来接触阻抗的偏差，长时间测试后甚至会疲软，从而给IC带来更大的偏差，当将出厂后的IC焊接到成品印制电路板（PrintedCircuitBoard，PCB）上时会由于PCB布线的阻抗和差异，也会给IC的各种参数带来偏差，这样就满足不了高精度的要求。
技术实现思路
本申请提供一种IC芯片的校准方法、系统及装置，以期消除传统校准方法的测试夹具和PCB走线造成的校准偏差，有效提高校本文档来自技高网...

【技术保护点】
1.一种集成电路IC芯片的校准方法，其特征在于，应用于芯片校准系统中的校准电路，所述芯片校准系统包括装配在成品印制电路板PCB上的所述IC芯片和所述校准电路，所述校准电路包括模拟数字转换器ADC采样模块、开关K1、开关K2、负载电阻RL1、负载电阻RL2、系统通信模块以及处理器，所述IC芯片的电压输出端口连接所述ADC采样模块的第一端、所述开关K1的第一端、所述开关K2的第一端，所述开关K1的第二端连接所述负载电阻RL1的第一端，所述开关K2的第二端连接所述负载电阻RL2的第一端，所述ADC采样模块的第二端、所述负载电阻RL1的第二端、所述负载电阻RL2第二端合路后接地，所述处理器连接所述AD...

【技术特征摘要】
1.一种集成电路IC芯片的校准方法，其特征在于，应用于芯片校准系统中的校准电路，所述芯片校准系统包括装配在成品印制电路板PCB上的所述IC芯片和所述校准电路，所述校准电路包括模拟数字转换器ADC采样模块、开关K1、开关K2、负载电阻RL1、负载电阻RL2、系统通信模块以及处理器，所述IC芯片的电压输出端口连接所述ADC采样模块的第一端、所述开关K1的第一端、所述开关K2的第一端，所述开关K1的第二端连接所述负载电阻RL1的第一端，所述开关K2的第二端连接所述负载电阻RL2的第一端，所述ADC采样模块的第二端、所述负载电阻RL1的第二端、所述负载电阻RL2第二端合路后接地，所述处理器连接所述ADC采样模块和所述系统通信模块，所述IC芯片连接所述系统通信模块；所述方法包括：
控制所述开关K1和所述K2断开，使输出空载；
通过所述系统通信模块设置所述IC芯片的内部输出电压寄存器的值为VREG1，然后通过所述ADC采样模块得到当前实际输出电压VO1；
通过所述系统通信模块设置所述IC芯片的所述内部输出电压寄存器的值为VREG2，然后通过所述ADC采样模块得到当前实际输出电压为VO2；
通过如下公式计算得到待校准的电压参数Voffset、Vstep的校准值：
Vstep=（VO2－VO1）÷（VREG2－VREG1），
Voffset=VO1－[（VO2－VO1）÷（VREG2－VREG1）]×VREG1，
其中，所述IC芯片的实际输出电压Vo与所述IC芯片的所述内部输出电压寄存器的值VREG满足第一线性关系，所述内部输出电压寄存器的值对应所述IC芯片的内部基准电压，所述第一线性关系满足如下公式：
VO=Voffset+Vstep×VREG，
其中，Voffset为所述内部输出电压寄存器的漂移，Vstep为所述内部输出电压寄存器的电压步长。


2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
通过所述系统通信模块设置所述IC芯片的所述内部输出电压寄存器的值为VREG3；
设置所述IC芯片的内部输出电流寄存器的值为最大值，闭合所述开关K1，断开所述开关K2，然后通过所述ADC采样模块得到当前实际输出电压为VO3，通过如下公式计算得到当前实际输出电流IO1:
IO1=VO3÷RL1，
设置所述IC芯片的所述内部输出电流寄存器，逐档减小并采集输出电压，直到当前输出电压减小或完全关闭即触发过流保护动作，得到当前设置的所述内部输出电流寄存器的值IREG1，所述当前设置的所述内部输出电流寄存器的值IREG1对应当前输出电流的过流保护OCP点；
设置所述IC芯片的所述内部输出电流寄存器的值为最大值，断开所述开关K1，闭合所述开关K2，然后通过所述ADC采样模块得到当前实际输出电压为VO4，通过如下公式计算得到当前实际输出电流IO2:
IO2=VO4÷RL2，
设置所述IC芯片的所述内部输出电流寄存器，逐档减小并采集输出电压，直到当前输出电压减小或完全关闭即触发过流保护动作，得到当前设置的所述内部输出电流寄存器的值IREG2，所述当前设置的所述内部输出电流寄存器的值IREG2对应当前输出电流的过流保护OCP点；
通过如下公式计算得到待校准的电流参数IOffset、Istep的校准值：
Istep=（IO2－IO1）÷（IREG2－IREG1），
IOffset=IO1－[（IO2－IO1）÷（IREG2－IREG1）]×IREG1，
其中，所述IC芯片的实际输出电流IO与所述IC芯片的所述内部输出电流寄存器的值IREG满足第二线性关系，所述内部输出电流寄存器的值对应所述IC芯片达到过流保护状态时的输出电流，所述第二线性关系满足如下公式：
IO=IOffset+Istep×IREG，
其中，IOffset为所述内部输出电流寄存器的漂移，Istep为所述内部输出电流寄存器的电流步长。


3.根据权利要求2所述的方法，其特征在于，所述逐档减小的操作之前，所述方法还包括：
获取经过校准的同一个产线上的多个IC芯片的历史检测数据；
根据所述历史检测数据确定所述多个IC芯片中每个IC芯片的目标参数的偏差，所述目标参数包括输出电压和/或输出电流；
确定所述多个IC芯片中偏差大于预设偏差的至少一个IC芯片；
根据所述至少一个IC芯片和所述多个IC芯片确定所述芯片校准系统的准确度；
确定用户设置的单片校准参考提速时长；
根据所述准确度、所述单片校准参考提速时长、预设的基准档位步长、基准准确度以及单片校准基准时长，得到用于本批次产品校准使用的目标档位步长。


4.根据权利要求3所述的方法，其特征在于，所述根据所述准确度、所述单片校准参考提速时长、预设的基准档位步长、基准准确度以及单片校准基准时长，得到用于本批次产品校准使用的目标档位步长，包括：
通过如下公式更新所述内部输出电流寄存器的档位步长SG：
SG=SG0，τ≧τ0，

，
τ﹤τ0，
其中，SG表示所述目标档位步长,SG0表示基准档位步长，SG0取值为内部输出电流寄存器行程的1/10，τ表示准确度，τ0表示基准准确度，τ0取值为行业标准规范所约定的数值，ΔT表示单片校准参考提速时长，T0表示单片校准基准时长。


5.根据权利要求1-4任一项所述的方法，其特征在于，所述方法还包括：
将校准之后的电压校准值和/或电流校准值烧写在所述IC芯片的内部存储器中。


6.根据权利要求5所述的方法，其特征在于，所述内部存储器包括以下任意一种：随机存取存储器RAM、双倍速率同步动态随机存储器DDR、非易失性存储器NVM。


7.一种校准电路，其特征在于，应用于芯片校准系统中的校准电路，所述芯片校准系统包括装配在成品印制电路板PCB上的所述IC芯片和所述校准电路，所述校准电路包括模拟数字转换器ADC采样模块、开关K1、开关K2、负载电阻RL1、负载电阻RL2、系统通信模块以及处理器;
所述IC芯片的电压输出端口连接所述ADC采样模块的第一端、所述开关K1的第一端、所述开关K2的第一端，所述开关K1的第二端连接所述负载电阻RL1的第一端，所述开关K2的第二端连接所述负载电阻RL2的第一端，所述ADC采样模块的第二端、所述负载电阻RL1的第二端、所述负载电阻RL2第二端合路后接地，所述处理器连接所述ADC采样模块和所述系统通信模块，所述IC芯片连接所述系统通信模块；
所述校准电路，用于控制所述开关K1和所述K2断开，使输出空载；
以及用于通过所述系统通信模块设置所述IC芯片的内部输出电压寄存器的值为VREG1，然后通过所述ADC采样模块得到当前实际输出电压VO1；
以及用于通过所述系统通信模块设置所述IC芯片的所述内部输出电压寄存器的值为VREG2，然后通过所述ADC采样模块得到当前实际输出电压为VO2；
以及用于通过如下公式计算得到待校准的电压参数Voffset、Vstep...

【专利技术属性】
技术研发人员：丁淼，
申请(专利权)人：深圳英集芯科技有限公司，
类型：发明
国别省市：广东;44