栅极结构制造技术

本实用新型专利技术公开了一种栅极结构，包含一有源区、一第一介电层位于所述有源区上且位于栅极图案两侧的边缘部位、一第二介电层位于所述栅极图案中间的所述有源区上以及所述栅极图案两侧的边缘部位的所述第一介电层上，其中所述第二介电层位于所述第一介电层上的部位的厚度大于所述第二介电层位于所述有源区上的部位的厚度、一导电层位于所述第二介电层上、一阻障层位于所述导电层上、一金属层位于所述阻障层上，其中所述阻障层围绕在所述金属层的底面与侧壁上、以及一氮化硅层位于所述金属层上。本实用新型专利技术具有特殊的栅极介电层设计，可以抑制GIDL问题，同时又不会引起其他不良的影响。

【技术实现步骤摘要】
栅极结构
本技术公开的实施方式涉及一种栅极结构，更具体来说，其涉及一种具有特殊的栅极介电层来抑制栅极诱生漏极漏电流(GIDL)效应的栅极结构。
技术介绍
栅极诱生漏极漏电流(Gate-1nducedDrainLeakage,简称GIDL)效应是MOSFET主要的断态漏电流。该效应起源于当MOSFET栅极关态(NM0S栅极接负电压，PMOS栅极接正电压)而漏区接电压(NM0S漏区接正电压，PMOS漏区接负电压)时，由于漏端杂质扩散层与栅极重叠部分靠近界面处的能带发生强烈的弯曲，导致表面形成反型层，而耗尽层非常窄，以致导带电子和价带孔穴发生能带-能带隧穿效应(Band-to-BandTunneling),从而形成漏极漏电流。它是关态漏电流的主要来源，决定了栅氧化层薄氧化层的厚度下限。当MOS具备薄栅时，GIDL会造成空穴通过隧穿效应而对栅氧化层造成损伤或被薄栅所俘获，这些情况都会造成MOSFET性能退化可靠性降低。除了关态漏电流，栅极诱生漏极漏电流还可能造成其他不良后果，例如，会造成孔穴通过隧穿效应对栅氧化层造成损伤或者被栅氧化层俘获，从而导致MO本文档来自技高网...

【技术保护点】
1.一种栅极结构，其特征在于，包含：/n一有源区；/n一第一介电层，位于所述有源区上且位于栅极图案两侧的边缘部位；/n一第二介电层，位于所述栅极图案中间的所述有源区上以及所述栅极图案两侧的边缘部位的所述第一介电层上，其中所述第二介电层位于所述第一介电层上的部位的厚度大于所述第二介电层位于所述有源区上的部位的厚度；/n一导电层，位于所述第二介电层上；/n一阻障层，位于所述导电层上；/n一金属层，位于所述阻障层上，其中所述阻障层围绕在所述金属层的底面与侧壁上；以及/n一氮化硅层，位于所述金属层上。/n

【技术特征摘要】
1.一种栅极结构，其特征在于，包含：
一有源区；
一第一介电层，位于所述有源区上且位于栅极图案两侧的边缘部位；
一第二介电层，位于所述栅极图案中间的所述有源区上以及所述栅极图案两侧的边缘部位的所述第一介电层上，其中所述第二介电层位于所述第一介电层上的部位的厚度大于所述第二介电层位于所述有源区上的部位的厚度；
一导电层，位于所述第二介电层上；
一阻障层，位于所述导电层上；
一金属层，位于所述阻障层上，其中所述阻障层围绕在所述金属层的底面与侧壁上；以及
一氮化硅层，位于所述金属层上。


2.根据权利要求1所述的栅极结构，其特征在于，包含一层间介电层位于所述栅极结构的周围，其中所述第一介电层有部分介于所述层间介电层与所述有源区之间。


3.根据权利要求1所述的栅极结构，其...

【专利技术属性】
技术研发人员：张钦福，林昭维，朱家仪，童宇诚，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：新型
国别省市：福建;35